Intel FPGAs को लागि DSP बिल्डर
उत्पादन जानकारी
उत्पादनलाई Intel FPGAs को लागि DSP बिल्डर भनिन्छ। यो एक सफ्टवेयर उपकरण हो जसले प्रयोगकर्ताहरूलाई Intel FPGAs मा डिजिटल सिग्नल प्रोसेसिङ (DSP) एल्गोरिदमहरू डिजाइन र कार्यान्वयन गर्न अनुमति दिन्छ। उपकरणले ग्राफिकल इन्टरफेस प्रदान गर्दछ जुन MathWorks MATLAB र Simulink उपकरणसँग एकीकृत हुन्छ, जसले प्रयोगकर्ताहरूलाई ब्लक रेखाचित्र दृष्टिकोण प्रयोग गरेर DSP प्रणालीहरू डिजाइन गर्न अनुमति दिन्छ। उपकरणमा विभिन्न संस्करणहरू छन्, नवीनतम संस्करण 22.4 भएको। उत्पादनले धेरै संशोधनहरू पार गरेको छ, प्रत्येक संशोधनले नयाँ सुविधाहरू, बग समाधानहरू, र सुधारहरू प्रस्तुत गर्दछ। संशोधन इतिहास तालिकाले प्रत्येक संस्करणमा गरिएका परिवर्तनहरूको सारांश प्रदान गर्दछ। उत्पादनमा दुईवटा ब्लकसेट संस्करणहरू छन्: मानक ब्लकसेट र उन्नत ब्लकसेट। मानक ब्लकसेट इंटेल क्वार्टस प्राइम मानक संस्करणको लागि उपलब्ध छ, जबकि उन्नत ब्लकसेट इन्टेल क्वार्टस प्राइम प्रो संस्करण र इंटेल क्वार्टस प्राइम मानक संस्करण दुवैको लागि उपलब्ध छ। उत्पादनसँग प्रणाली आवश्यकताहरू छन् जुन उचित स्थापना र प्रयोगको लागि पूरा गर्न आवश्यक छ। यो म्याथवर्क्स MATLAB र Simulink उपकरणको कम्तिमा एक संस्करण आवश्यक छ, MATLAB को 64-बिट संस्करणहरूको लागि समर्थन सहित। Intel Quartus प्राइम सफ्टवेयर संस्करण DSP Builder को Intel FPGAs को लागि प्रयोग भइरहेको संस्करणसँग मेल खानुपर्छ। उन्नत ब्लकसेटले सबै कार्यहरूका लागि सिमुलिंक निश्चित-बिन्दु प्रकारहरू प्रयोग गर्दछ र सिमुलिंक निश्चित बिन्दुको इजाजतपत्र संस्करणहरू आवश्यक पर्दछ। Intel ले अतिरिक्त कार्यक्षमताको लागि DSP प्रणाली उपकरणबक्स र सञ्चार प्रणाली उपकरणबक्सलाई पनि सिफारिस गर्दछ।
उत्पादन उपयोग निर्देशन
- सुनिश्चित गर्नुहोस् कि तपाइँसँग MathWorks MATLAB र Simulink उपकरणको उपयुक्त संस्करण तपाइँको कार्यस्थानमा स्थापित छ। उपकरणले MATLAB को 64-बिट संस्करणहरू मात्र समर्थन गर्दछ।
- सुनिश्चित गर्नुहोस् कि तपाइँसँग Intel Quartus प्राइम सफ्टवेयरको उपयुक्त संस्करण स्थापित छ। संस्करण तपाईंले प्रयोग गरिरहनु भएको Intel FPGA को लागि DSP बिल्डरको संस्करणसँग मेल खानुपर्छ।
- Intel FPGAs को लागि DSP बिल्डर सुरु गर्नुहोस् र ग्राफिकल इन्टरफेस खोल्नुहोस्।
- उपकरणद्वारा प्रदान गरिएको ब्लक रेखाचित्र दृष्टिकोण प्रयोग गरेर तपाईंको DSP प्रणाली डिजाइन गर्नुहोस्। आफ्नो मनपर्ने एल्गोरिथ्म निर्माण गर्न उपलब्ध ब्लकहरू र सुविधाहरू प्रयोग गर्नुहोस्।
- एडभान लिनुहोस्tagतपाईंको डिजाइनमा सबै कार्यहरूका लागि सिमुलिंक निश्चित-बिन्दु प्रकारहरूको e। निश्चित गर्नुहोस् कि तपाईसँग सिमुलिंक फिक्स्ड पोइन्टको लागि आवश्यक इजाजतपत्रहरू छन्।
- यदि तपाईंलाई थप कार्यक्षमता चाहिन्छ भने, DSP प्रणाली उपकरणबक्स र संचार प्रणाली उपकरणबक्स प्रयोग गर्ने विचार गर्नुहोस्, जुन Intel द्वारा सिफारिस गरिएको छ।
- तपाईंको डिजाइन पूरा भएपछि, तपाईं आवश्यक उत्पन्न गर्न सक्नुहुन्छ fileएक इंटेल FPGA प्रोग्रामिंग को लागी।
यी उपयोग निर्देशनहरू पालना गरेर, तपाईं प्रभावकारी रूपमा Intel FPGAs मा DSP निर्माणकर्ता प्रयोग गरेर Intel FPGAs मा DSP एल्गोरिदमहरू डिजाइन र कार्यान्वयन गर्न सक्षम हुनुहुनेछ।
Intel® FPGAs रिलीज नोटहरूको लागि DSP बिल्डर
सम्बन्धित जानकारी
- ज्ञानको आधार
- सफ्टवेयर स्थापना र इजाजतपत्र
इरटा
इरेटा कार्यात्मक दोष वा त्रुटिहरू हुन्, जसले उत्पादनलाई प्रकाशित विनिर्देशहरूबाट विचलित हुन सक्छ। कागजात मुद्दाहरूमा त्रुटिहरू, अस्पष्ट विवरणहरू, वा हाल प्रकाशित विनिर्देशहरू वा उत्पादन कागजातहरूबाट छुटहरू समावेश छन्।
इरेटा र इरेटाबाट प्रभावित संस्करणहरूमा पूर्ण जानकारीको लागि, Intel® को ज्ञानको आधार पृष्ठ हेर्नुहोस्। webसाइट।
सम्बन्धित जानकारी
ज्ञानको आधार
Intel FPGAs को लागि DSP बिल्डर उन्नत ब्लकसेट संशोधन इतिहास
| संस्करण | मिति | विवरण |
| 22.4 | 2022.12.12 | थपियो म्याट्रिक्स गुणन इन्जिन डिजाइन पूर्वample। |
| 22.3 | 2022.09.30 | • सुधारिएको कार्यसम्पादन:
— DSP बिल्डरले FP16 र Bfloat16 को लागि FP DSP ब्लक प्रयोग गर्दछ, सही-गोलाकार, थप्नुहोस्, उप or AddSub Intel Agilex उपकरणहरूमा - DSP बिल्डर ब्लकसेटमा घातीय र प्राकृतिक लगको लागि DSP भारी र DSP लाइट आर्किटेक्चरहरूमा पहुँच प्रदान गरियो। - दुई कम-परिशुद्धता FP ढाँचाहरूको लागि सुधारिएको FP FFT तर्क प्रयोग: FP16 र FP19। • प्लेटफर्म डिजाइनरमा अन्य IP सँग DSP बिल्डर डिजाइनहरूको सुधारिएको एकीकरण। — DSP बिल्डरले अनरोल गर्दैन तर एकल कन्ड्युट इकाईको रूपमा (वैकल्पिक रूपमा) जटिल संकेतहरूको भेक्टरहरू सँगै राख्छ। - तपाईं कन्ड्युटमा अनुकूलन भूमिका पनि तोक्न सक्नुहुन्छ। DSP बिल्डरले स्वचालित रूपमा DSP बिल्डर मोडेल नामको साथ इन्टरफेस उपसर्ग गरेर अद्वितीय नामहरूसँग बहु कन्ड्युइटहरू असाइन गर्दछ। • को पूर्वनिर्धारित कन्फिगरेसन सुधारियो FFT FFT प्यारामिटरहरू परिवर्तन गर्दा त्रुटिहरू कम गर्न ब्लकहरू। • को आन्तरिक स्थिति रिसेट गर्न विकल्प प्रदान गरियो FIR न्यानो रिसेट समयमा ब्लक। • सिमुलिंक ब्लकहरू समावेश गर्ने पुस्तकालय थपियो जसलाई DSP बिल्डरले समर्थन गर्दछ। |
| 22.2 | 2022.03.30 | भित्र आन्तरिक पुनरावृत्ति गणना घट्यो CORDIC स्रोतको उपयोग कम गर्न र शुद्धता बढाउन ब्लक। |
| जारी… | ||
| संस्करण | मिति | विवरण |
| 22.1 | 2022.06.30 | • विलम्बता रिपोर्टिङमा थपियो GPIO ब्लक (मा विलम्बता रिपोर्टिङ जस्तै च्यानल IO
ब्लकहरू)। • ब्याक-टु-ब्याक हाइब्रिड थपियो VFFT ब्लक, जसले FFT पाइपलाइन फ्लश नगरी FFT साइज परिवर्तन हुँदा डेटाको निरन्तर स्ट्रिमिङलाई समर्थन गर्दछ। • DSP Builder Advanced Pro मा Intel Cyclone 10 LP, Intel MAX 10, Cyclone IV E+GX को लागि समर्थन थपियो। तपाईंले Intel Quartus Std संस्करणको साथ उत्पन्न RTL कम्पाइल गर्नुपर्छ। • पढ्न-पहुँच नियन्त्रण संयन्त्रलाई विस्तार गरियो साझा मेम्स ब्लक • रूपान्तरण गरेर सुधारिएको DSP ब्लक प्याकिङ थप्नुहोस्, उप, र MUX एक गतिशील को लागी AddSub ब्लक |
| 21.4 | 2021.12.30 | थपियो AXI4StreamReceiver र AXI4StreamTransmitter लाई स्ट्रिमिङ पुस्तकालय |
| 21.3 | 2021.09.30 | • यससँग DFT पुस्तकालय थपियो DFT, पुन: क्रमबद्ध ब्लक, र पुन: क्रमबद्ध गर्नुहोस् र मापन गर्नुहोस् ब्लकहरू
• चक्रवात V यन्त्रहरूको लागि समर्थन थपियो • DSP बिल्डर मेमोरी ब्लकहरूमा सल्लाहकार पढ्ने पहुँच (RA) नियन्त्रणहरू थपियो • एक सरल ब्याक-टू-ब्याक FFT ब्लकसेट थपियो • संस्करण-कम्प्याटिबल इन्टेल क्वार्टस प्राइम स्थापनाको आवश्यकता बिना DSP बिल्डर स्ट्यान्डअलोन स्थापना गर्न क्षमता थपियो। |
| 21.1 | 2021.06.30 | • थपियो सीमित राज्य मेसिन ब्लक र डिजाइन पूर्वample।
• MATLAB संस्करणको लागि समर्थन थपियो: R2020b |
| 20.1 | 2020.04.13 | यन्त्र चयनकर्ता हटाइयो उपकरण प्यारामिटरहरू प्यानल। |
| 2019.09.01 | Intel Agilex® उपकरणहरूको लागि समर्थन थपियो। | |
| 19.1 | 2019.04.01 | • दुई नयाँ फ्लोटिंग-पोइन्ट प्रकारहरू float16_m7 (bfloat) र float19_m10 को लागि समर्थन थपियो।
• निर्भर विलम्बता सुविधा थपियो। • FIFO बफर फिल-लेभल रिपोर्टिङ थपियो। |
| 18.1 | 2018.09.17 | • HDL आयात थपियो।
• C++ सफ्टवेयर मोडेलहरू थपियो। |
| 18.0 | 2018.05.08 | • DSP बिल्डर डिजाइनहरूको स्वचालित रिसेट न्यूनीकरणको लागि समर्थन थपियो। रिसेट मिनिमाइजेसनले डिजाइनको सही कार्यक्षमता कायम राख्दै, रिसेट आवश्यक पर्ने डिजाइनमा दर्ताहरूको न्यूनतम सेट निर्धारण गर्दछ। DSP बिल्डर रिसेट गर्ने रेजिष्टरहरूको संख्या घटाउँदा परिणामहरूको सुधारिएको गुणस्तर अर्थात घटाइएको क्षेत्र र Fmax वृद्धि हुन सक्छ।
• बिट क्षेत्रहरूको लागि समर्थन थपियो साझा मेम ब्लक। यी क्षेत्रहरूले अवस्थित बिट फिल्ड समर्थनमा समान कार्यक्षमता प्रदान गर्दछ RegField र RegOut ब्लकहरू। • HDL आयातको लागि बीटा समर्थन थपियो, जसले VHDL वा Verilog HDL संश्लेषणयोग्य डिजाइनहरू DSP बिल्डर डिजाइनमा समावेश गर्दछ। त्यसपछि तपाईले आयातित डिजाइनलाई DSP बिल्डर सिमुलिंक कम्पोनेन्टहरूसँग सिमुलेट गर्न सक्नुहुन्छ। HDL आयातमा न्यूनतम प्रयोगकर्ता इन्टरफेस समावेश छ, तर केही म्यानुअल सेटअप आवश्यक छ। यो सुविधा प्रयोग गर्न, तपाईंलाई MathWorks HDL प्रमाणिकरण उपकरणको लागि इजाजतपत्र चाहिन्छ। |
| 17.1 | 2017.11.06 | • सुपर-एस थपियोampले NCO डिजाइन पूर्वample।
• Intel Cyclone® 10 र Intel Stratix® 10 यन्त्रहरूको लागि समर्थन थपियो। • हटाइएका उदाहरणहरू संकेतहरू ब्लक। • मेटाइएको WYSIWYG विकल्प सक्रिय छ संश्लेषण जानकारी ब्लक। |
| 17.0 | 2017.05.05 | • Intel को रूपमा पुन: ब्रान्ड गरिएको
• बहिष्कृत संकेतहरू ब्लक • गासियन र अनियमित नम्बर जेनरेटर डिजाइन पूर्व थपियोampलेस • चर साइज सुपरहरू थपियोampनेतृत्व FFT डिजाइन पूर्वample • थपियो हाइब्रिडवीएफएफटी ब्लक • थपियो GeneralVTwiddle र GeneralMultVTwiddle ब्लकहरू |
| 16.1 | 2016.11.10 | • LTE सन्दर्भ डिजाइनको लागि 4-च्यानल 2-एन्टेना DUC र DDC थपियो
• थपियो BFU_simple ब्लक • मानक र प्रो संस्करणहरू सिर्जना गरियो। प्रो Arria 10 उपकरणहरू समर्थन गर्दछ; मानकले अन्य सबै परिवारहरूलाई समर्थन गर्दछ। • पदावनत गरियो संकेतहरू ब्लक • DSP बिल्डर मेनुमा Avalon-MM इन्टरफेस सेटिङहरू सेट गर्नका लागि कार्यक्षमता थपियो |
| जारी… | ||
| संस्करण | मिति | विवरण |
| 16.0 | 2016.05.02 | • पुनर्गठित पुस्तकालयहरू
• MAX १० यन्त्रहरूमा सुधारिएको फोल्डिङ परिणामहरू • नयाँ डिजाइन पूर्व थपियोamples: - Gaussian अनियमित संख्या जेनरेटर — DUC_4C4T4R र DDC_4C4T4R LTE डिजिटल-अप र डाउन-रूपान्तरण • नयाँ FFT प्रुनिङ रणनीति थपियो: prune_to_widths() |
| 15.1 | 2015.11.11 | • बहिष्कृत क्वार्टस II चलाउनुहोस् र मोडेलसिम चलाउनुहोस् ब्लकहरू
• घडी क्रसिङ समर्थन थपियो • पुन: कन्फिगर योग्य FIR फिल्टरहरू थपियो • सुधारिएको बस इन्टरफेसहरू: - सुधारिएको त्रुटि जाँच र रिपोर्टिङ - सुधारिएको सिमुलेशन शुद्धता - सुधारिएको बस दास तर्क कार्यान्वयन - सुधारिएको घडी क्रसिङ • केही Avalon-MM इन्टरफेसहरू परिवर्तन गरियो • नयाँ ब्लकहरू थपियो: — क्याप्चर मानहरू — फ्यानआउट — रोक्नुहोस् — भेक्टरफ्यानआउट • थपियो IIR: पूर्ण-दर निश्चित-बिन्दु र IIR: पूर्ण-दर फ्लोटिंग-पोइन्ट डेमोहरू • थपिएको ट्रान्समिट र प्राप्त मोडेम सन्दर्भ डिजाइन |
| 15.0 | मे १९४२ | • SystemVerilog आउटपुटको लागि समर्थन थपियो
• बाह्य स्मृति पुस्तकालय थपियो • थपियो बाह्य मेमोरी ब्लक • नयाँ थपियो दुबै पोर्टहरूमा लेख्न अनुमति दिनुहोस् प्यारामिटर DualMem ब्लक • परिवर्तन गरिएका प्यारामिटरहरू सक्रिय छन् AvalonMMSlaveSettings ब्लक |
| 14.1 | डिसेम्बर २०२२ | • Arria 10 हार्ड-फ्लोटिंग-पोइन्ट ब्लकहरूको लागि समर्थन थपियो
• BusStimulus र BusStimulus थपियोFileमेमोरी-म्याप गरिएको दर्ताहरूमा पाठक ब्लकहरू डिजाइन पूर्वample। AvalonMMSlaveSettings ब्लक र थपियो DSP बिल्डर> Avalon इन्टरफेस> Avalon-MM दास मेनु विकल्प • नियन्त्रण र सिग्नल ब्लकहरूबाट बस प्यारामिटरहरू हटाइयो • निम्न डिजाइन पूर्व हटाइयोamples: - रङ स्पेस कन्भर्टर (स्रोत साझेदारी तह) - अपडेट गर्ने गुणांकको साथ एफआईआर फिल्टर इन्टरपोलेटिंग - आदिम एफआईआर फिल्टर (स्रोत साझेदारी तह) - एकल-एसtagई आईआईआर फिल्टर (स्रोत साझेदारी तह) - तीन-सेtagई आईआईआर फिल्टर (स्रोत साझेदारी तह) • प्रणाली-इन-द-लूप समर्थन थपियो • नयाँ ब्लकहरू थपियो: - फ्लोटिंग बिन्दु वर्गीकरणकर्ता - फ्लोटिंग-पोइन्ट गुणा जम्मा - गणित ब्लकमा कर्ण प्रकार्य थपियो • थपिएको डिजाइन पूर्वamples: - रङ स्पेस कनवर्टर - जटिल एफआईआर - आदिम ब्लकहरूबाट CORDIC - क्रेस्ट कारक कमी - FIR फोल्ड गर्दै — चर पूर्णांक दर डेसिमेसन फिल्टर - भेक्टर क्रमबद्ध - क्रमिक र पुनरावृत्ति |
| जारी… | ||
| संस्करण | मिति | विवरण |
| • थपिएका सन्दर्भ डिजाइनहरू:
- क्रेस्ट कारक कमी - सिन्थेसाइजेबल टेस्टबेन्चको साथ प्रत्यक्ष आरएफ - डायनामिक डेसिमेसन फिल्टर - पुन: कन्फिगर योग्य डेसिमेसन फिल्टर — चर पूर्णांक दर डेसिमेसन फिल्टर • स्रोत साझेदारी फोल्डर हटाइयो • अद्यावधिक गरिएको ALU फोल्डर |
||
| 14.0 | जुन २०२३ | • MAX 10 FPGAs को लागि समर्थन थपियो।
• चक्रवात III र Stratix III यन्त्रहरूको लागि समर्थन हटाइयो • सुधारिएको डीएसपी बिल्डर रन मोडलसिम विकल्प, जसले अब तपाइँलाई शीर्ष-स्तर डिजाइन वा व्यक्तिगत सबमोड्युलहरूको लागि मोडेलसिम चलाउन अनुमति दिन्छ • डाइरेक्टरीहरूको पदानुक्रममा नभई यन्त्र स्तर डाइरेक्टरीमा (निर्दिष्ट लक्ष्य RTL डाइरेक्टरी अन्तर्गत) HDL को पुस्ता परिवर्तन गरियो। • बस इन्टरफेसमा पढ्ने संकेत थपियो • FIFO मा स्पष्ट पोर्ट थपियो • बहिष्कृत १३ FFT ब्लकहरू • नयाँ डिजाइन पूर्व थपियोamples: - Avalon-ST इन्टरफेस (इनपुट र आउटपुट FIFO बफर) ब्याकप्रेसरको साथ - Avalon-ST इन्टरफेस (आउटपुट FIFO बफर) ब्याकप्रेसरको साथ - निश्चित-बिन्दु गणित प्रकार्यहरू - CORDIC प्रयोग गरी आंशिक वर्गमूल - नर्मलाइजर - समानान्तर FFT - समानान्तर फ्लोटिंग-पोइन्ट FFT - CORDIC प्रयोग गरी वर्गमूल - स्विच गर्न मिल्ने FFT/iFFT - चर-आकार निश्चित-बिन्दु FFT - BitReverseCoreC ब्लक बिना चल-आकार निश्चित-बिन्दु FFT - चर-आकार निश्चित-बिन्दु iFFT - BitReverseCoreC ब्लक बिना चल-आकार निश्चित-बिन्दु iFFT — चर-साइज फ्लोटिंग-पोइन्ट FFT - BitReverseCoreC ब्लक बिना चल-आकार फ्लोटिंग-पोइन्ट FFT — चर-साइज फ्लोटिंग-पोइन्ट iFFT - BitReverseCoreC ब्लक बिना चल-आकार फ्लोटिंग-पोइन्ट iFFT • नयाँ ब्लकहरू थपियो: - लंगर ढिलाइ - सक्षम ढिलाइ लाइन - सक्रिय प्रतिक्रिया ढिलाइ - FFT2P, FFT4P, FFT8P, FFT16P, FFT32P, र FFT64P — FFT2X, FFT4X, FFT8X, FFT16X, FFT32X, र FFT64X - FFT2, FFT4, VFFT2, र VFFT4 - General Multitwiddle र General Twiddle (GeneralMultiTwiddle, GeneralTwiddle) - हाइब्रिड FFT (Hybrid_FFT) - समानान्तर पाइपलाइन FFT (PFFT_Pipe) - तयार |
| 13.1 | नोभेम्बर २०२३ | • निम्न यन्त्रहरूको लागि समर्थन हटाइयो:
- एरिया जीएक्स - चक्रवात II — HardCopy II, HardCopy III, र HardCopy IV - Stratix, Stratix II, Stratix GX, र Stratix II GX • सुधारिएको ALU फोल्डिङ प्रवाह • गणित ब्लकमा नयाँ प्रकार्यहरू थपियो। |
| जारी… | ||
| संस्करण | मिति | विवरण |
| • Const, DualMem, र LUT ब्लकहरूमा Simulink fi ब्लक विकल्प थपियो
• नयाँ डिजाइन पूर्व थपियोamples: - चर-परिशुद्धता वास्तविक समय FFT - अपडेट गर्ने गुणांकको साथ एफआईआर फिल्टर इन्टरपोलेटिंग - समय-ढिलाइ बीमफार्मर • नयाँ ब्लकहरू थपियो: - लंगर ढिलाइ - बहुपद - TwiddleAngle - TwiddleROM र TwiddleROMF - VariableBitReverse - VFFT |
||
| 13.0 | मे १९४२ | • नयाँ यन्त्र चयनकर्ता मेनुको साथ अद्यावधिक गरिएको यन्त्र ब्लक।
• नयाँ ModelPrim ब्लकहरू थपियो: - Const Mult - विभाजन - MinMax - नकार्नुहोस् - स्केलर उत्पादन • नौ नयाँ FFT ब्लकहरू थपियो • दस नयाँ FFT प्रदर्शनहरू थपियो |
| 12.1 | नोभेम्बर २०२३ | • ALU फोल्डिङ सुविधा थपियो
• परिष्कृत परिशुद्धता फ्लोटिंग-पोइन्ट विकल्पहरू थपियो • निम्न नयाँ ModelPrim ब्लकहरू थपियो: - AddSub - AddSubFused - CmpCtrl - गणित - अधिकतम र न्यूनतम - MinMaxCtrl - गोलो - ट्रिग • निम्न नयाँ FFT ब्लकहरू थपियो: - किनारा पत्ता लगाउने (EdgeDetect) - पल्स डिभाइडर (पल्स डिभाइडर) - पल्स गुणक (PulseMultiplier) - प्राकृतिक आउटपुटको साथ बिट-रिभर्स FFT (FFT_BR_Natural) • निम्न नयाँ FIR डिजाइन पूर्व थपियोamples: - सुपर-एसample decimating FIR फिल्टर - सुपर-एसampआंशिक FIR फिल्टर • एसी मोटर्सका लागि स्थिति, गति र हालको नियन्त्रण थपियो (ALU फोल्डिङको साथ) डिजाइन पूर्वample |
सम्बन्धित जानकारी
DSP बिल्डर उन्नत ब्लकसेट ह्यान्डबुक
प्रणाली आवश्यकताहरू
- Intel FPGAs को लागि DSP बिल्डर MathWorks MATLAB र Simulink उपकरणहरू र Intel Quartus® प्राइम सफ्टवेयरसँग एकीकृत हुन्छ।
- तपाईंले Intel FPGAs को लागि DSP बिल्डर स्थापना गर्नु अघि MathWorks MATLAB र Simulink उपकरणको कम्तिमा एउटा संस्करण तपाईंको कार्यस्थानमा उपलब्ध छ भनी सुनिश्चित गर्नुहोस्। तपाईंले Intel FPGAs को लागि Intel Quartus प्राइम सफ्टवेयर र DSP बिल्डरको समान संस्करण प्रयोग गर्नुपर्छ। Intel FPGAs को लागि DSP बिल्डरले MATLAB को 64-बिट संस्करणहरूलाई मात्र समर्थन गर्दछ।
- v18.0 बाट, Intel FPGAs उन्नत ब्लकसेटका लागि DSP बिल्डर Intel Quartus Prime Pro Edition र Intel Quartus Prime Standard Edition को लागि उपलब्ध छ। Intel FPGAs मानक ब्लकसेटको लागि DSP बिल्डर Intel Quartus प्राइम मानक संस्करणको लागि मात्र उपलब्ध छ।
तालिका 2. Intel FPGAs MATLAB निर्भरताहरूको लागि DSP बिल्डर
| संस्करण | MATLAB समर्थित संस्करणहरू | ||
| डीएसपी बिल्डर मानक ब्लकसेट | डीएसपी बिल्डर उन्नत ब्लकसेट | ||
| इंटेल क्वार्टस प्राइम मानक संस्करण | इंटेल क्वार्टस प्राइम प्रो संस्करण | ||
| 22.4 | उपलब्ध छैन | R2022a R2021b R2021a R2020b R2020a | |
| 22.3 | उपलब्ध छैन | R2022a R2021b R2021a R2020b R2020a | |
| 22.1 | उपलब्ध छैन | R2021b R2021a R2020b R2020a R2019b | |
| 21.3 | उपलब्ध छैन | R2021a R2020b R2020a R2019b R2019a | |
| 21.1 | उपलब्ध छैन | R2020b R2020a R2019b R2019a R2018b | |
| 20.1 | उपलब्ध छैन | R2019b R2019a R2018b R2018a R2017b R2017a | |
| 19.3 | उपलब्ध छैन | R2019a R2018b R2018a R2017b | |
| जारी… | |||
| संस्करण | MATLAB समर्थित संस्करणहरू | ||
| डीएसपी बिल्डर मानक ब्लकसेट | डीएसपी बिल्डर उन्नत ब्लकसेट | ||
| इंटेल क्वार्टस प्राइम मानक संस्करण | इंटेल क्वार्टस प्राइम प्रो संस्करण | ||
| R2017a R2016b | |||
| 19.1 | समर्थित छैन | R2013a | R2018b R2018a R2017b R2017a R2016b |
| 18.1 | R2013a | R2013a | R2018a R2017b R2017a R2016b |
| 18.0 | R2013a | R2013a | R2017b R2017a R2016b R2016a R2015b |
| 17.1 | R2013a | R2013a | R2016a R2015b R2015a R2014b R2014a R2013b |
नोट:
Intel FPGAs उन्नत ब्लकसेटका लागि DSP बिल्डरले सबै कार्यहरूको लागि Simulink निश्चित-बिन्दु प्रकारहरू प्रयोग गर्दछ र Simulink स्थिर बिन्दुको इजाजतपत्र संस्करणहरू आवश्यक पर्दछ। इंटेलले DSP सिस्टम टूलबक्स र कम्युनिकेसन सिस्टम टूलबक्सलाई पनि सिफारिस गर्दछ, जुन केही डिजाइन पूर्वampप्रयोग गर्नुहोस्।
सम्बन्धित जानकारी
इंटेल सफ्टवेयर स्थापना र इजाजतपत्र।
Intel® FPGAs रिलीज नोट्स 9 को लागि DSP बिल्डर
कागजातहरू / स्रोतहरू
 |
Intel FPGAs को लागि intel DSP बिल्डर [pdf] प्रयोगकर्ता गाइड Intel FPGAs को लागि DSP बिल्डर, Intel FPGAs को लागि बिल्डर, Intel FPGAs, FPGAs |