सामग्री
लुकाउनुहोस्
इंटेल इरेजर डिकोडर सन्दर्भ डिजाइन
Intel® Quartus® प्राइम डिजाइन सुइट को लागी अपडेट गरियो: ३
ID: 683099
संस्करण: 2017.05.02
इरेजर डिकोडर सन्दर्भ डिजाइनको बारेमा
- इरेजर डिकोडर एक विशेष प्रकारको रीड-सोलोमन डिकोडर हो जसले गैर-बाइनरी, चक्रीय, रैखिक ब्लक त्रुटि सुधार कोड प्रयोग गर्दछ।
- इरेजर डिकोडिङ क्षमता भएको रिड-सोलोमन डिकोडरमा, त्रुटिहरू (E) र इरेजरहरू (E') को संख्या जुन तपाईंले सच्याउन सक्नुहुन्छ: n – k = 2E + E'
- जहाँ n ब्लक लम्बाइ हो र k सन्देश लम्बाइ हो (nk समानता प्रतीकहरूको संख्या बराबर हुन्छ)।
- इरेजर डिकोडरले इरेजरहरूलाई मात्र विचार गर्दछ, त्यसैले सुधार क्षमता nk द्वारा दिइएको अधिकतममा पुग्न सक्छ। डिकोडरले इनपुटको रूपमा इरेजर स्थानहरू प्राप्त गर्दछ, सामान्यतया कोडिङ प्रणाली भित्र डिमोड्युलेटरद्वारा प्रदान गरिन्छ, जसले निश्चित प्राप्त कोड प्रतीकहरूलाई अविश्वसनीय रूपमा संकेत गर्न सक्छ। डिजाइन इरेजर सुधार क्षमता भन्दा बढी हुनु हुँदैन। डिजाइनले प्रतीकहरूलाई व्यवहार गर्दछ जुन यसले शून्य मानको रूपमा मेटाउने रूपमा संकेत गर्दछ।
सुविधाहरू
- Stratix® 10 यन्त्रहरूलाई लक्षित गर्दछ
- मेटाउनेहरू सच्याउँछ
- समानान्तर अपरेशन
- प्रवाह नियन्त्रण
इरेजर डिकोडर कार्यात्मक विवरण
- इरेजर डिकोडरले त्रुटिहरू सुधार गर्दैन, केवल मेटाउँछ। यसले त्रुटि स्थानहरू फेला पार्ने जटिलतालाई बेवास्ता गर्छ, जुन रीड-सोलोमन डिकोडिङलाई आवश्यक छ।
- डिजाइन एल्गोरिथ्म र वास्तुकला रीड-सोलोमन डिकोडर भन्दा फरक छ। इरेजर डिकोडिङ एन्कोडिङको एक रूप हो। यसले समानता समीकरणहरू पूरा गरेर मान्य कोडवर्ड बनाउन p=nk प्रतीकहरूसँग इनपुट भर्ने प्रयास गर्छ। समानता म्याट्रिक्स र जेनेरेटर म्याट्रिक्सले समानता समीकरणहरू परिभाषित गर्दछ।
- डिजाइनले साना रीड-सोलोमन कोडहरूसँग मात्र काम गर्छ, जस्तै RS(14,10), RS(16,12), RS(12,8) वा RS(10,6)। थोरै संख्यामा समानता प्रतीकहरू (p < k) को लागि यो डिजाइन प्रयोग गर्नुहोस्; समानता प्रतीकहरूको ठूलो संख्याको लागि (p > kp), तपाईंले जेनेरेटर म्याट्रिक्स प्रयोग गर्नुपर्छ।
- इरेजर ढाँचा (n-bits चौडा in_era इनपुट द्वारा प्रतिनिधित्व) ले ROM लाई सम्बोधन गर्दछ जहाँ डिजाइनले समानता सबम्याट्रिकहरू भण्डार गर्दछ। डिजाइनमा मात्र np = n छ! k! n - k ! सम्भावित मेटाउने ढाँचाहरू। त्यसकारण, डिजाइनले ठेगाना कम्प्रेसन मोड्युल प्रयोग गर्दछ।
- डिजाइनले ठेगाना भन्दा सानो र ठ्याक्कै p बिट्स सेट भएका ठेगानाहरूको संख्याको साथ ठेगानालाई एन्कोड गर्दछ।
- इरेजर डिकोडरले अधिकतम थ्रुपुटको लागि प्रति चक्र कुल ब्लक लम्बाइ n सम्म, आगमन प्रतीकहरूको कुनै पनि इनपुटमा प्राप्त गर्दछ। तपाईं समानान्तरता र च्यानलहरूको संख्या कन्फिगर गर्न सक्नुहुन्छ, ताकि डिजाइनले आगमन प्रतीकहरूलाई समानान्तरमा च्यानलहरूको संख्याद्वारा गुणा गर्दछ जुन एकै समयमा आइपुगेका विभिन्न कोडवर्डहरूसँग मेल खान्छ।
- इरेजर डिकोडरले पूर्ण डिकोड गरिएको कोडवर्ड उत्पादन गर्छ, चेक प्रतीकहरू सहित, एक चक्रमा (धेरै च्यानलहरूको लागि धेरै कोडवर्डहरू)।
एउटा आगत बफरले तपाईंलाई प्रति च्यानल समानान्तर प्रतीकहरूको संख्या कुल ब्लक लम्बाइ (n) भन्दा कम राख्न अनुमति दिन्छ। Intel ले तपाईंलाई इनपुट ब्यान्डविथ प्रयोग गर्न सिफारिस गर्छ, जबसम्म समानान्तरता तपाईंको इन्टरफेस आवश्यकताहरूमा निर्भर हुँदैन।
इरेजर डिकोडर आईपी कोर प्यारामिटरहरू
| प्यारामिटर | कानूनी मानहरू | पूर्वनिर्धारित मान | विवरण |
| च्यानलहरूको संख्या | ३६.६ देखि ३८ सम्म | 1 | इनपुट च्यानलहरूको संख्या (C) प्रक्रिया गर्न। |
| प्रति प्रतीक बिट्सको संख्या | ३६.६ देखि ३८ सम्म | 4 | प्रति प्रतीक बिट्स संख्या (M). |
| प्रति कोडवर्ड प्रतीकहरूको संख्या | ६३ देखि 2M–१०८.० | 14 | प्रति कोडवर्ड प्रतीकहरूको कुल संख्या (N). |
| प्रति कोडवर्ड चेक प्रतीकहरूको संख्या | ६३ देखि N–१०८.० | 4 | प्रति कोडवर्ड चेक प्रतीकहरूको संख्या (R). |
| प्रति च्यानल समानान्तर प्रतीकहरूको संख्या | ६३ देखि N | 14 | प्रत्येक कोडवर्डको इनपुटमा समानान्तरमा आउने प्रतीकहरूको संख्या (PAR) |
| क्षेत्र बहुपद | कुनै पनि मान्य बहुपद | 19 | गालोइस क्षेत्र परिभाषित गर्ने आदिम बहुपद निर्दिष्ट गर्दछ। |
इरेजर डिकोडर इन्टरफेस र संकेतहरू
- Avalon-ST इन्टरफेसले ब्याकप्रेसरलाई समर्थन गर्दछ, जुन एक प्रवाह नियन्त्रण संयन्त्र हो, जहाँ सिङ्कले डेटा पठाउन रोक्नको लागि स्रोतलाई संकेत गर्न सक्छ।
- Avalon-ST इनपुट इन्टरफेसमा तयार विलम्बता ० हो; प्रति बीट प्रतीकहरूको संख्या 0 मा निश्चित गरिएको छ।
- घडी र रिसेट इन्टरफेसहरू ड्राइभ वा घडी प्राप्त गर्नुहोस् र Avalon-ST इन्टरफेसहरू समक्रमण गर्न संकेत रिसेट गर्नुहोस्।
DSP आईपी कोरहरूमा Avalon-ST इन्टरफेसहरू
- Avalon-ST इन्टरफेसहरूले स्रोत इन्टरफेसबाट सिङ्क इन्टरफेसमा डेटा स्थानान्तरणको लागि मानक, लचिलो, र मोड्युलर प्रोटोकल परिभाषित गर्दछ।
- इनपुट इन्टरफेस Avalon-ST सिंक हो र आउटपुट इन्टरफेस Avalon-ST स्रोत हो। Avalon-ST इन्टरफेसले प्याकेट स्थानान्तरणलाई समर्थन गर्दछ प्याकेटहरू धेरै च्यानलहरूमा अन्तर्क्रिया गरिएको।
- Avalon-ST इन्टरफेस संकेतहरूले च्यानल वा प्याकेट सीमाहरूको ज्ञान बिना डेटाको एकल स्ट्रिम समर्थन गर्ने परम्परागत स्ट्रिमिङ इन्टरफेसहरू वर्णन गर्न सक्छ। त्यस्ता इन्टरफेसहरूमा सामान्यतया डाटा, तयार, र मान्य संकेतहरू हुन्छन्। Avalon-ST इन्टरफेसहरूले धेरै च्यानलहरूमा इन्टरलिभ गरिएका प्याकेटहरूसँग फट र प्याकेट स्थानान्तरणका लागि थप जटिल प्रोटोकलहरूलाई समर्थन गर्न सक्छ। Avalon-ST इन्टरफेसले अन्तर्निहित रूपमा बहुच्यानल डिजाइनहरू सिङ्क्रोनाइज गर्दछ, जसले तपाईंलाई जटिल नियन्त्रण तर्क लागू नगरिकन कुशल, समय-मल्टीप्लेक्स कार्यान्वयनहरू प्राप्त गर्न अनुमति दिन्छ।
- Avalon-ST इन्टरफेसहरूले ब्याकप्रेसरलाई समर्थन गर्दछ, जुन एक प्रवाह नियन्त्रण संयन्त्र हो जहाँ सिङ्कले डेटा पठाउन रोक्नको लागि स्रोतलाई संकेत गर्न सक्छ। सिंकले सामान्यतया ब्याकप्रेसर प्रयोग गर्दछ डाटाको प्रवाह रोक्नको लागि जब यसको FIFO बफरहरू भरिन्छन् वा जब यसको आउटपुटमा भीड हुन्छ।
सम्बन्धित जानकारी
- Avalon इन्टरफेस निर्दिष्टीकरण
इरेजर डिकोडर आईपी कोर सिग्नलहरू
घडी र रिसेट संकेतहरू
| नाम | Avalon-ST प्रकार | दिशा | विवरण |
| clk_clk | clk | इनपुट | मुख्य प्रणाली घडी। सम्पूर्ण आईपी कोर clk_clk को बढ्दो किनारामा सञ्चालन गर्दछ। |
| reset_reset_n | reset_n | इनपुट | एक सक्रिय कम संकेत जसले दाबी गर्दा सम्पूर्ण प्रणाली रिसेट गर्दछ। तपाईं यो संकेत एसिन्क्रोनस रूपमा दाबी गर्न सक्नुहुन्छ।
जे होस्, तपाईंले यसलाई clk_clk संकेतमा सिंक्रोनस डिसेसर्ट गर्नुपर्छ। जब IP कोर रिसेटबाट पुन: प्राप्त हुन्छ, सुनिश्चित गर्नुहोस् कि यसले प्राप्त गरेको डाटा पूर्ण प्याकेट हो। |
Avalon-ST इनपुट र आउटपुट इन्टरफेस संकेतहरू
| नाम | Avalon-ST प्रकार | दिशा | विवरण |
| in_ready | तयार | आउटपुट | सिङ्क डाटा स्वीकार गर्न तयार छ भनेर संकेत गर्न डाटा स्थानान्तरण तयार संकेत। सिंक इन्टरफेसले इन_रेडी सिग्नललाई इन्टरफेसमा डाटाको प्रवाह नियन्त्रण गर्न चलाउँछ। सिंक इन्टरफेसले हालको क्लक बढ्दो किनारामा डाटा इन्टरफेस संकेतहरू क्याप्चर गर्दछ। |
| in_valid | मान्य | इनपुट | डाटा वैध संकेत डाटा संकेत को वैधता संकेत गर्न को लागी। जब तपाइँ in_valid सिग्नल मान्नुहुन्छ, Avalon-ST डाटा इन्टरफेस संकेतहरू मान्य छन्। जब तपाइँ in_valid सिग्नललाई डिसर्ट गर्नुहुन्छ, Avalon-ST डाटा इन्टरफेस संकेतहरू अमान्य छन् र बेवास्ता गरिनुपर्छ। डाटा उपलब्ध हुँदा तपाईँ in_valid संकेत दाबी गर्न सक्नुहुन्छ। यद्यपि, सिङ्कले स्रोतबाट मात्र डाटा क्याप्चर गर्छ जब आईपी कोरले in_ready सिग्नललाई जोड दिन्छ। |
| in_data[] | डाटा | इनपुट | कोडवर्ड प्रतीकहरू समावेश भएको डेटा इनपुट। in_valid दाबी गरिएमा मात्र मान्य हुन्छ। in_data सिग्नल एक भेक्टर समावेश छ C x PAR प्रतीकहरू। यदि PAR < N, प्रत्येक च्यानलको कोडवर्ड धेरै चक्रहरूमा आउँछ। |
| in_era | डाटा | इनपुट | डेटा इनपुट जसले संकेत गर्दछ कि कुन प्रतीकहरू मेटिने छन्। in_valid दाबी गर्दा मात्र मान्य हुन्छ। यो एक भेक्टर समावेश छ C x PAR बिट्स। |
| बाहिर_तयार | तयार | इनपुट | डाउनस्ट्रीम मोड्युल डेटा स्वीकार गर्न तयार छ भनेर संकेत गर्न डेटा स्थानान्तरण तयार संकेत। स्रोतले नयाँ डेटा (यदि उपलब्ध छ भने) प्रदान गर्दछ जब तपाइँ out_ready सिग्नललाई दाबी गर्नुहुन्छ र तपाइँले out_ready सिग्नललाई डिसर्ट गर्दा नयाँ डेटा प्रदान गर्न बन्द गर्नुहुन्छ। |
| out_valid | मान्य | आउटपुट | डाटा वैध संकेत। IP कोरले out_valid सिग्नल उच्च भएको दाबी गर्छ, जब मान्य आउटपुट out_data मा हुन्छ। |
| out_data | डाटा | आउटपुट | IP कोरले out_valid सिग्नललाई जोड दिँदा डिकोड गरिएको आउटपुट समावेश गर्दछ। सुधारिएका प्रतीकहरू त्यही क्रममा छन् जुन तिनीहरू प्रविष्ट गरिएका छन्। यो एक भेक्टर समावेश छ C x N प्रतीकहरू। |
| out_error | त्रुटि | आउटपुट | सही नहुने कोडवर्डलाई जनाउँछ। |
- asserted in_valid सिग्नलले मान्य डाटालाई जनाउँछ।
- प्रत्येक कोडवर्ड समानान्तरता प्यारामिटरमा निर्भर गर्दै, धेरै चक्रहरूमा आउन सक्छ। डिजाइनले इनपुटको संरचना ट्र्याक गर्दछ, त्यसैले यसलाई इन्टरफेसमा कुनै प्याकेट सीमाहरू आवश्यक पर्दैन। डिजाइनको च्यानलहरूको संख्या समानान्तरमा सबै समवर्ती च्यानलहरूको लागि कार्यात्मक एकाइहरू प्रतिकृति गरेर थ्रुपुट बढाउँछ। यो डिजाइन Avalon-ST इन्टरफेस बहु च्यानल समर्थन प्रयोग गर्दैन।
- जब डिकोडरले out_valid सिग्नल दाबी गर्छ, यसले out_data मा मान्य डाटा प्रदान गर्दछ।
- यसले प्रति चक्र C कोडवर्डहरू आउटपुट गर्दछ, जहाँ C समानान्तरमा च्यानलहरूको संख्या हो। आईपी कोरले आउट_एरर सिग्नललाई जब यसले गैर-सच्याउन मिल्ने कोडवर्ड प्राप्त गर्छ, जस्तै: जब आईपी कोरले मेटाउने सुधार क्षमता नाघ्छ
इरेजर डिकोडर सन्दर्भ डिजाइन
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
कागजातहरू / स्रोतहरू
 |
इंटेल इरेजर डिकोडर सन्दर्भ डिजाइन [pdf] निर्देशनहरू इरेजर डिकोडर सन्दर्भ डिजाइन, इरेजर डिकोडर, इरेजर डिकोडर सन्दर्भ |
