intel Interlaken 2nd Gen FPGA IP रिलीज नोटहरू
इन्टरलेकन (दोस्रो जेनेरेसन) Intel® FPGA आईपी रिलीज नोटहरू
यदि कुनै विशेष IP कोर संस्करणको लागि रिलीज नोट उपलब्ध छैन भने, IP कोरमा त्यो संस्करणमा कुनै परिवर्तन हुँदैन। v18.1 सम्मको आईपी अपडेट रिलीजहरू बारे जानकारीको लागि, इन्टेल क्वार्टस प्राइम डिजाइन सुइट अपडेट रिलीज नोटहरू हेर्नुहोस्। Intel® FPGA IP संस्करणहरू v19.1 सम्म Intel Quartus® Prime Design Suite सफ्टवेयर संस्करणहरूसँग मेल खान्छ। Intel Quartus प्राइम डिजाइन सुइट सफ्टवेयर संस्करण 19.2 मा सुरू गर्दै, Intel FPGA IP सँग नयाँ संस्करण योजना छ। Intel FPGA IP संस्करण (XYZ) नम्बर प्रत्येक Intel Quartus प्राइम सफ्टवेयर संस्करणको साथ परिवर्तन हुन सक्छ। मा परिवर्तन:
- X ले IP को एक प्रमुख संशोधन संकेत गर्दछ। यदि तपाईंले Intel Quartus प्राइम सफ्टवेयर अपडेट गर्नुभयो भने, तपाईंले IP पुन: उत्पन्न गर्नुपर्छ।
- Y ले आईपीले नयाँ सुविधाहरू समावेश गरेको संकेत गर्छ। यी नयाँ सुविधाहरू समावेश गर्न आफ्नो IP पुन: उत्पन्न गर्नुहोस्।
- Z ले संकेत गर्दछ कि IP मा साना परिवर्तनहरू समावेश छन्। यी परिवर्तनहरू समावेश गर्न आफ्नो IP पुन: उत्पन्न गर्नुहोस्।
- इंटेल क्वार्टस प्राइम डिजाइन सुइट अपडेट रिलीज नोटहरू
- इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल FPGA आईपी प्रयोगकर्ता गाइड
- ज्ञानको आधारमा इन्टरलेकन (दोस्रो पुस्ता) इन्टेल एफपीजीए आईपीका लागि इरेटा
- इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्रेटिक्स १० एफपीजीए आईपी डिजाइन पूर्वampले प्रयोगकर्ता गाइड
- इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल एजिलेक्स एफपीजीए आईपी डिजाइन पूर्वampले प्रयोगकर्ता गाइड
- Intel FPGA IP कोरको परिचय
इन्टरलेकन (दोस्रो जेनेरेसन) Intel FPGA IP v2
तालिका १. v1 20.0.0
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
20.3 |
25.78125 Gbps डाटा दरको लागि समर्थन थपियो। | - |
| 25.3 Gbps बाट 25.28 Gbps र 25.8 Gbps बाट 25.78125 Gbps मा डाटा दरहरू परिमार्जन गरियो। |
- |
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर गर्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ।
अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
इन्टरलेकन (दोस्रो जेनेरेसन) Intel FPGA IP v2
तालिका १. v2 19.3.0
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
19.3.0 |
IP ले अब इन्टरलेकन लुक-साइड सुविधालाई समर्थन गर्दछ। | - |
| नयाँ थपियो इन्टरलेकन लुक-साइड मोड सक्षम गर्नुहोस् आईपी प्यारामिटर सम्पादकमा प्यारामिटर। | तपाईं इन्टरलेकन लुक-असाइड मोडमा आईपी कन्फिगर गर्न सक्नुहुन्छ। | |
| स्थानान्तरण मोड चयन प्यारामिटर इन्टेल क्वार्टस प्राइम सफ्टवेयरको हालको संस्करणबाट हटाइएको छ। |
- |
|
| H-tile र E-tile (NRZ मोड) IP कोर भिन्नताहरूमा 12.5 लेनहरूको संख्याको लागि 10 Gbps डाटा दर समर्थन थपियो। |
- |
|
| IP बाट निम्न संकेतहरू हटाइयो:
• rx_pma_data • tx_pma_data • itx_hungry • itx_hungry |
- |
|
| निम्न नयाँ संकेतहरू थपियो:
• sop_cntr_inc1 • eop_cntr_inc1 • rx_xcoder_uncor_feccw • itx_ch0_xon • irx_ch0_xon • itx_ch1_xon • irx_ch1_xon • itx_valid • irx_valid • itx_idle • irx_idle • itx_ctrl • itx_credit • irx_credit |
- |
|
| दर्ता नक्साबाट निम्न दुई अफसेटहरू हटाइयो:
• 16'h40- TX_READY_XCVR • 16'h41- RX_READY_XCVR |
- |
|
| डिजाइनको हार्डवेयर परीक्षण पूर्वample अब Intel Agilex™ उपकरणहरूको लागि उपलब्ध छ। | तपाईं डिजाइन पूर्व परीक्षण गर्न सक्नुहुन्छampले Intel Agilex F-श्रृंखला ट्रान्ससिभर-SoC विकास किटमा। | |
| तपाईंले Intel Stratix® 2 H-tile वा E-tile उपकरणलाई लक्षित गर्ने तपाईंको Interlaken (10nd Generation) IP उदाहरणका लागि डेटा दर र ट्रान्सीभर सन्दर्भ घडी आवृत्तिलाई थोरै फरक मानहरूमा परिवर्तन गर्न सक्नुहुन्छ। डाटा दर कसरी परिवर्तन गर्ने बारे जानकारीको लागि यो KDB हेर्नुहोस्। |
तपाईं टाइलहरूमा निर्भर गर्दै डाटा दरहरू अनुकूलन गर्न सक्नुहुन्छ। |
इन्टरलेकन (दोस्रो जेनेरेसन) Intel FPGA IP v2
तालिका १. v3 19.2.1
| इंटेल क्वार्टस प्राइम संस्करण | विवरण | प्रभाव |
|
19.3 |
ई-टाइल ट्रान्सीभरहरू भएका Intel Agilex उपकरणहरूको लागि सार्वजनिक रिलीज। | - |
| इन्टरलेकन (दोस्रो जेनेरेसन) इन्टेल स्ट्रेटिक्स १० एफपीजीए आईपीलाई इन्टरलेकन (दोस्रो जेनेरेसन) इन्टेल एफपीजीए आईपीमा पुन: नामाकरण गरियो |
- |
इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्र्याटिक्स १० FPGA IP v2 अपडेट 10
तालिका 4. संस्करण 18.1 अपडेट 1 2019.03.15
| विवरण | प्रभाव |
| बहु-खण्ड मोड समर्थन थपियो। | - |
| थपियो खण्डहरूको संख्या प्यारामिटर। | - |
| • लेन र डेटा दर संयोजनहरूको लागि निम्न रूपमा समर्थन थपियो:
- Intel Stratix 10 L-टाइल उपकरणहरूको लागि: • 4/12.5/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू • 8 Gbps लेन दरहरूसँग 12.5 लेनहरू - Intel Stratix 10 H-tile उपकरणहरूको लागि: • 4/12.5/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू • 8/12.5/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू • 10/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू - Intel Stratix 10 E-tile (NRZ) उपकरणहरूको लागि: • 4/6.25/12.5/25.3 Gbps लेन दरहरू सहित 25.8 लेनहरू • 8/12.5/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू • 10/25.3 Gbps लेन दरहरूसँग 25.8 लेनहरू • 12 Gbps लेन दर संग 10.3125 लेन |
- |
| • निम्न नयाँ ट्रान्समिट प्रयोगकर्ता इन्टरफेस संकेतहरू थपियो:
— itx_eob1 — itx_eopbits1 - itx_chan1 |
- |
| • निम्न नयाँ रिसीभर प्रयोगकर्ता इन्टरफेस संकेतहरू थपियो:
— irx_eob1 — irx_eopbits1 — irx_chan1 — irx_err1 - irx_err |
- |
इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्र्याटिक्स १० FPGA IP v2
तालिका 5. संस्करण 18.1 2018.09.10
| विवरण | प्रभाव | नोटहरू |
| कागजात टाइललाई यस रूपमा पुन: नामाकरण गरियो इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्रेटिक्स १० एफपीजीए आईपी प्रयोगकर्ता गाइड |
- |
- |
| इन्टरलेकन (दोस्रो जेनेरेसन) आईपी कोरको लागि VHDL सिमुलेशन मोडेल र testbench समर्थन थपियो। |
- |
- |
| IP कोरमा निम्न नयाँ दर्ताहरू थपियो: | ||
| • TX_READY_XCVR | ||
| • RX_READY_XCVR
• ILKN_FEC_XCODER_TX_ILLEGAL_ STATE |
- | यी दर्ताहरू Intel Stratix 10 E-Tile उपकरण भिन्नताहरूमा मात्र उपलब्ध छन्। |
| • ILKN_FEC_XCODER_RX_ILLEGAL_ STATE |
इन्टरलेकन (दोस्रो जेनेरेसन) Intel FPGA IP v2
तालिका 6. संस्करण 18.0.1 जुलाई 2018
| विवरण | प्रभाव | नोटहरू |
| E-Tile transceivers संग Intel Stratix 10 उपकरणहरूको लागि समर्थन थपियो। |
- |
- |
| PAM53.125 मोडमा Intel Stratix 10 E-Tile उपकरणहरूको लागि 4 Gbps डाटा दर समर्थन थपियो। |
- |
- |
| PAM10 मोडमा Intel Stratix 4 E-Tile उपकरणहरूको लागि घडी संकेत mac_clkin थपियो |
- |
- |
इन्टरलेकन (दोस्रो जेनेरेसन) Intel FPGA IP v2
तालिका ७। संस्करण १८.० मे २०१८
| विवरण | प्रभाव | नोटहरू |
| Intel rebranding अनुसार Interlaken IP कोर (2nd Generation) को Interlaken (2nd Generation) Intel FPGA IP मा पुन: नामाकरण गरियो। |
- |
- |
| लेन 25.8 र 6 को संख्या को लागी 12 Gbps डाटा दर समर्थन थपियो। |
- |
- |
| Cadence Xcelium* समानान्तर सिम्युलेटरको लागि समर्थन थपियो। |
- |
- |
इन्टरलेकन आईपी कोर (2nd जेनेरेसन) v17.1
तालिका ८। संस्करण १७.१ नोभेम्बर २०१७
| विवरण | प्रभाव | नोटहरू |
| Intel FPGA IP लाइब्रेरीमा प्रारम्भिक रिलीज। | - | - |
सम्बन्धित जानकारी
इन्टरलेकन आईपी कोर (दोस्रो जेनेरेसन) प्रयोगकर्ता गाइड
इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल एफपीजीए आईपी प्रयोगकर्ता गाइड अभिलेख
| क्वार्टस संस्करण | आईपी कोर संस्करण | प्रयोगकर्ता गाइड |
| 20.2 | 19.3.0 | इन्टरलेकन (दोस्रो जेनेरेसन) FPGA IP प्रयोगकर्ता गाइड |
| 19.3 | 19.2.1 | इन्टरलेकन (दोस्रो जेनेरेसन) FPGA IP प्रयोगकर्ता गाइड |
| 19.2 | 19.2 | इन्टरलेकन (दोस्रो जेनेरेसन) FPGA IP प्रयोगकर्ता गाइड |
| 18.1.1 | 18.1.1 | इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्रेटिक्स १० एफपीजीए आईपी प्रयोगकर्ता गाइड |
| 18.1 | 18.1 | इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल स्ट्रेटिक्स १० एफपीजीए आईपी प्रयोगकर्ता गाइड |
| 18.0.1 | 18.0.1 | इन्टरलेकन (दोस्रो जेनेरेसन) FPGA IP प्रयोगकर्ता गाइड |
| 18.0 | 18.0 | इन्टरलेकन (दोस्रो जेनेरेसन) इंटेल FPGA आईपी प्रयोगकर्ता गाइड |
| 17.1 | 17.1 | इन्टरलेकन आईपी कोर (दोस्रो जेनेरेसन) प्रयोगकर्ता गाइड |
IP संस्करणहरू इन्टेल क्वार्टस प्राइम डिजाइन सुइट सफ्टवेयर संस्करणहरू v19.1 सम्म उस्तै छन्। Intel Quartus प्राइम डिजाइन सुइट सफ्टवेयर संस्करण 19.2 वा पछिको, IP कोरहरूमा नयाँ IP संस्करण योजना छ। यदि IP कोर संस्करण सूचीबद्ध छैन भने, अघिल्लो IP कोर संस्करणको लागि प्रयोगकर्ता गाइड लागू हुन्छ।
कागजातहरू / स्रोतहरू
 |
intel Interlaken 2nd Gen FPGA IP रिलीज नोटहरू [pdf] निर्देशनहरू इन्टरलेकन दोस्रो जेन एफपीजीए आईपी रिलीज नोट्स, इन्टरलेकेन सेकेन्ड जेन, एफपीजीए आईपी रिलीज नोट्स |
