intel MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइड

क्षणिक वर्तमान को मान चरित्रीकरण बोर्ड मा शून्य decoupling capacitance मा आधारित छ। तपाइँको डिजाइन बोर्ड मा decoupling capacitance थपे पछि अवलोकन गरिएको मान प्रकाशित मान भन्दा कम हुनेछ। इंटेलले सफ्ट स्टार्ट रेगुलेटर प्रयोग गर्न सिफारिस गर्दछ जुन यन्त्र संचालित हुँदा क्षणिक वर्तमान कम गर्न सक्षम छ।

Intel® MAX® 10 पावर व्यवस्थापन ओभरview

Intel® MAX® 10 उपकरणहरूले निम्न शक्ति आपूर्ति उपकरण विकल्पहरू प्रस्ताव गर्दछ:

एकल-आपूर्ति यन्त्र—अधिकतम सुविधा र बोर्ड सरलता प्रदान गर्दा 1 V वा 3.0 V को 3.3 बाह्य पावर आपूर्ति आवश्यक छ।

दोहोरो-आपूर्ति यन्त्र-लाई 2 V र 1.2 V को 2.5 बाह्य पावर आपूर्तिहरू आवश्यक पर्दछ जबकि सबैभन्दा सुविधाहरू, उच्चतम प्रदर्शन, र सबैभन्दा कम पावर समाधान प्रदान गर्दछ।

सम्बन्धित जानकारी

Intel MAX 10 पावर व्यवस्थापन सुविधाहरू र वास्तुकला पृष्ठ 4 मा
पावर व्यवस्थापन सुविधाहरू र वास्तुकला बारे जानकारी प्रदान गर्दछ।

पृष्ठ 10 मा Intel MAX 21 पावर व्यवस्थापन प्रयोगकर्ता गाइड अभिलेखले अघिल्लो संस्करणहरूको लागि प्रयोगकर्ता गाइडहरूको सूची प्रदान गर्दछ।

Intel MAX 10 पावर व्यवस्थापन सुविधाहरू र वास्तुकला

Intel MAX 10 पावर अप्टिमाइजेसन सुविधाहरू निम्नानुसार छन्:

एकल-आपूर्ति वा दोहोरो-आपूर्ति उपकरण विकल्पहरू
पावर अन रिसेट (POR) सर्किटरी
पावर व्यवस्थापन नियन्त्रक योजना
तातो सकेटिंग

पावर आपूर्ति उपकरण विकल्प

एकल-सप्लाई उपकरण
Intel MAX 10 एकल-आपूर्ति यन्त्रहरूलाई मात्र 3.0- वा 3.3-V बाह्य शक्ति आपूर्ति चाहिन्छ। बाह्य बिजुली आपूर्तिले Intel MAX 10 उपकरण VCC_ONE र VCCA पावर पिनहरूमा इनपुटको रूपमा कार्य गर्दछ। यो बाह्य विद्युत आपूर्ति त्यसपछि आन्तरिक भोल्युम द्वारा विनियमित हुन्छtagई नियामक Intel MAX 10 एकल-आपूर्ति यन्त्रमा 1.2 V मा। 1.2-V भोल्युमtagई स्तर कोर तर्क सञ्चालन द्वारा आवश्यक छ।
Intel MAX 10 एकल-आपूर्ति उपकरण

दोहोरो आपूर्ति उपकरण
Intel MAX 10 डुअल-सप्लाई यन्त्रहरूलाई यन्त्र कोर तर्क र परिधि सञ्चालनको लागि 1.2 V र 2.5 V चाहिन्छ।

Intel MAX 10 पावर सप्लाई उपकरण विकल्पहरूको तुलना

विशेषताहरू	एकल आपूर्ति यन्त्र	दोहोरो आपूर्ति उपकरण
भोल्युमtage नियामक गणना (1)	1	2
कोर र I/O प्रदर्शन	कम	उच्च

Intel MAX 10 एकल-सप्लाई यन्त्रहरूका लागि, FPGA को कोरलाई पावर गर्न केवल एउटा पावर सप्लाई आवश्यक हुन्छ — 3.0 V वा 3.3 V। उही पावर सप्लाई I/O लाई पावर गर्न प्रयोग गर्न सकिन्छ यदि उही 3.0 V वा 3.3 V भोलtage आवश्यक छ। यदि फरक I/O voltage प्रयोग गरिन्छ, त्यसपछि अतिरिक्त भोल्युमtage नियामकहरू आवश्यक हुनेछ।
Intel MAX 10 डुअल-सप्लाई यन्त्रहरूका लागि, यन्त्र कोर, परिधि, फेज-लक लूप (PLL), र एनालग-टू-डिजिटल कन्भर्टरहरू (ADC) ब्लकहरूमा पावर आपूर्ति गर्न दुईवटा पावर सप्लाई आवश्यक हुन्छ—1.2 V र 2.5 V। I/O मानक भोल्युममा निर्भर गर्दछtage आवश्यकता, तपाईले दुई वा बढी भोल्युम प्रयोग गर्न सक्नुहुन्छtage नियामकहरू।
FPGA कोरका लागि पावर रेलहरू Intel MAX 10 डुअल-सप्लाई उपकरणहरूमा बाहिरी रूपमा आपूर्ति गरिएको हुनाले, बोर्डमा उच्च दक्षता स्विचिङ पावर आपूर्तिहरू प्रयोग गरेर डिजाइनलाई पावरको लागि अनुकूलित गर्न सकिन्छ। पावर बचत Intel MAX 10 एकल-सप्लाई उपकरणहरूको आन्तरिक रैखिक नियामकहरूको तुलनामा प्रयोग गरिएका नियामकहरूको बढ्दो दक्षता बराबर हुनेछ। यदि Intel MAX 10 दोहोरो-आपूर्ति यन्त्रहरूलाई पावर गर्न रैखिक नियामकहरू प्रयोग गरिन्छ भने, Intel MAX 10 दोहोरो-आपूर्ति यन्त्रहरूको पावर खपत लगभग Intel MAX 10 एकल-आपूर्ति यन्त्रहरूको बराबर हुनेछ।
एकल-सप्लाई उपकरणको उपकरण प्रदर्शन दोहोरो-आपूर्ति उपकरणको भन्दा कम छ। LVDS, pseudo-LVDS, डिजिटल सिग्नल प्रशोधन (DSP), र आन्तरिक मेमोरी कार्यसम्पादनको सन्दर्भमा प्रदर्शन भिन्नताको लागि, Intel MAX 10 FPGA उपकरण डाटाशीटलाई सन्दर्भ गर्नुहोस्।

सम्बन्धित जानकारी
Intel MAX 10 FPGA उपकरण डाटाशीट
LVDS, स्यूडो-LVDS, DSP, र आन्तरिक मेमोरी कार्यसम्पादनको सन्दर्भमा Intel MAX 10 प्रदर्शन भिन्नताको बारेमा विवरणहरू प्रदान गर्दछ।

विद्युत आपूर्ति डिजाइन
Intel MAX 10 एकल- वा दोहोरो-आपूर्ति यन्त्रको लागि पावर ट्री डिजाइन गर्दा स्थिर र गतिशील शक्ति, साथै I/O र अन्य सुविधाहरूको उपयोग, प्रत्येक विशिष्ट प्रयोग केसको लागि भिन्न हुन्छ।
Intel MAX 10 FPGA Device Family Pin Connection Guidelines ले Intel MAX 10 यन्त्रलाई पावर गर्नका लागि कसरी समूह इनपुट गर्ने भन्ने बारे थप विस्तृत सिफारिस प्रदान गर्दछ। Intel MAX 10 उपकरणहरूका लागि प्रारम्भिक पावर अनुमानक (EPE) उपकरणले प्रत्येक विशिष्ट Intel MAX 10 प्रयोग केसमा आधारित इनपुट रेल पावर आवश्यकताहरू र विशिष्ट उपकरण सिफारिसहरू प्रदान गर्दछ।
व्यक्तिगत इनपुट रेल भोल्युमtage, वर्तमान आवश्यकताहरू, र इनपुट रेल समूहहरू रिपोर्ट ट्याबमा संक्षेपमा छन्।
Intel MAX 10 एकल-सप्लाई यन्त्रहरूमा VCC_ONE को अधिकतम पावर खपत हुन्छ, निम्न तालिकामा सूचीबद्ध गरिएको छ। अधिकतम शक्ति भन्दा बाहिर जाने डिजाइन चलाउँदै
Intel MAX 10 एकल-आपूर्ति उपकरणको VCC_ONE को खपतले उपकरणमा कार्यात्मक समस्या निम्त्याउन सक्छ। तसर्थ, सुनिश्चित गर्नुहोस् कि तपाईंको उपकरण अधिकतम भन्दा बढि छैन
VCC_ONE को बिजुली खपत जब तपाइँ EPE स्प्रेडसिट प्रयोग गरी तपाइँको डिजाइन को बिजुली खपत को विश्लेषण गर्नुहुन्छ।
Intel MAX 10 एकल-आपूर्ति यन्त्रहरूको लागि VCC_ONE को अधिकतम पावर खपत

यन्त्र	अधिकतम पावर खपत (W)
०M10S	0.778
०M10S	1.362
०M10S	1.362
०M10S	2.270
०M10S	2.943
०M10S	5.267
०M10S	5.267

सम्बन्धित जानकारी
Intel MAX 10 FPGA उपकरण परिवार पिन जडान दिशानिर्देशहरू
Intel MAX 10 यन्त्रलाई पावर गर्नको लागि कसरी समूह इनपुटहरू गर्ने भन्ने बारे थप विस्तृत सिफारिस प्रदान गर्दछ।
प्रारम्भिक शक्ति अनुमानक (EPE) र पावर विश्लेषक

क्षणिक वर्तमान
Intel MAX 10 उपकरणहरू पावर अप गर्दा तपाईंले VCCIO पावर सप्लाईमा क्षणिक करेन्ट देख्न सक्नुहुन्छ। VCCIO को क्षणिक वर्तमान सबै VCCIO vol मा लागू हुन्छtagई स्तरहरू Intel MAX 10 उपकरणद्वारा समर्थित।

Intel MAX 10 यन्त्रहरूको लागि अधिकतम VCCIO पावर सप्लाई क्षणिक वर्तमान

यन्त्र	अधिकतम विद्युत आपूर्ति क्षणिक वर्तमान (mA)	अवधि (हरू)
10M02	220	आर को 25%amp समय
10M04	290
10M08	300
10M16	430
10M25	510
10M40	670
10M50	680

पावर अन रिसेट सर्किट

POR सर्किटरीले Intel MAX 10 यन्त्रलाई रिसेट अवस्थामा राख्छ जबसम्म सबै पावर आपूर्तिहरू यन्त्रको पावर अप गर्दा सिफारिस गरिएको अपरेटिङ दायरामा पुग्दैन। व्यक्तिगत बिजुली आपूर्ति अधिकतम बिजुली आपूर्ति r भित्र सिफारिस गरिएको अपरेटिङ दायरामा पुग्नै पर्छamp समय, टीआरAMP.
यदि आरamp समय, टीआरAMP, भेटिएको छैन, Intel MAX 10 यन्त्र I/O पिन र प्रोग्रामिङ रेजिस्टरहरू त्रि-उक्त रहन्छन्, जुन समयमा यन्त्र कन्फिगरेसन असफल हुन सक्छ।
Intel MAX 10 यन्त्र POR सर्किटले पावर सप्लाई उपकरण विकल्पहरूको पर्वाह नगरी पावर अपको बेला निम्न पावर रेलहरू निगरानी गर्दछ:

VCC वा विनियमित VCC_ONE
बैंक 1B र 8 (2) को VCCIO
VCCA

POR सर्किटरीले कन्फिगरेसन ट्रिगर हुनु अघि कन्फिगरेसन पिनहरू समावेश गर्ने I/O बैंकहरू 1B र 8(2) को VCCIO स्तर पनि स्वीकार्य स्तरमा पुग्छ भन्ने सुनिश्चित गर्दछ।

बिजुली आपूर्तिहरू POR सर्किटरी द्वारा अनुगमन गरिएको र अनुगमन गरिएको छैन

पावर आपूर्ति उपकरण विकल्प

विद्युत आपूर्ति अनुगमन

विद्युत आपूर्ति अनुगमन गरिएको छैन

एकल आपूर्ति उपकरण

• विनियमित V_{CC_ONE}

• VCCA

VCCIO (3)

दोहोरो आपूर्ति उपकरण

• वि_CC

• VCCA

• VCCIO(3)

• VCCD_PLL

• VCCA_ADC

• VCCINT

Intel MAX 10 POR सर्किटरीले प्रत्येक कन्फिगरेसन-सम्बन्धित पावर आपूर्तिहरू स्वतन्त्र रूपमा निगरानी गर्न व्यक्तिगत POR-पत्ता लगाउने सर्किटरी प्रयोग गर्दछ। सबै व्यक्तिगत POR डिटेक्टरहरूको आउटपुटले मुख्य POR सर्किटरी गेट गर्दछ। मुख्य POR सर्किटरीले सबै व्यक्तिगत POR सर्किटहरूलाई POR सिग्नल जारी गर्नको लागि नियन्त्रण ब्लकलाई यन्त्र कन्फिगर गर्न सुरु गर्न अनुमति दिनको लागि पर्खन्छ। मुख्य POR अन्तिम आर पछि जारी गरिएको छamp-अप पावर POR ढिलाइ पछि POR यात्रा स्तरमा पुग्छ।
अनुगमन गरिएको विद्युत आपूर्ति आरamp Up

प्रत्येक व्यक्तिगत बिजुली आपूर्ति निर्दिष्ट tR भित्र सिफारिस गरिएको अपरेटिङ दायरामा पुग्नै पर्छAMP.

सबै VCCIO बैंकहरू कन्फिगरेसन पूरा हुनु अघि सिफारिस गरिएको सञ्चालन स्तरमा पुग्नै पर्छ।
Intel MAX 2.5 उपकरणहरूको लागि POR ढिलाइको सामान्य मान 10 ms हो।

Intel MAX 10 उपकरणहरूको लागि सरलीकृत POR रेखाचित्र

Intel MAX 10 उपकरण प्रयोगकर्ता मोडमा प्रवेश गरेपछि, POR सर्किटले निगरानी गर्न जारी राख्छ
VCCA र VCC बिजुली आपूर्ति। यो प्रयोगकर्ता मोडको समयमा ब्राउन-आउट अवस्था पत्ता लगाउनको लागि हो। यदि या त VCCA वा VCC भोल्युमtages प्रयोगकर्ता मोड को समयमा POR यात्रा बिन्दु तल जान्छ, मुख्य POR संकेत माथी छ। जब मुख्य POR संकेत जोडिएको छ,
यन्त्रलाई रिसेट अवस्थामा बाध्य पारिएको छ। VCCIO(3) POR सर्किटरी द्वारा निगरानी गरिन्छ। VCCIO(3) खण्डको घटनामाtage प्रयोगकर्ता मोडको समयमा ड्रप हुन्छ, POR सर्किटले उपकरण रिसेट गर्दैन। यद्यपि, POR सर्किटले VCCIO भोल्युमलाई निगरानी गर्दछtage अन्तिम पावर रेल यसको ट्रिप बिन्दुमा पुगेपछि 9 ms सम्म ड्रप गर्नुहोस्।

तत्काल-मा समर्थन
केही अनुप्रयोगहरूमा, सञ्चालन सुरु गर्नको लागि उपकरणको लागि धेरै चाँडो उठ्न आवश्यक छ। Intel MAX 10 यन्त्रले छिटो उठ्ने समय अनुप्रयोगहरूलाई समर्थन गर्न तत्काल-अन सुविधा प्रदान गर्दछ। इन्स्ट्यान्ट-अन सुविधाको साथ, Intel MAX 10 उपकरणहरूले निगरानी गरिएको पावर आपूर्तिहरूको लागि POR यात्राहरू पछि छोटो ढिलाइको साथ कन्फिगरेसन मोडमा सीधा प्रवेश गर्न सक्छन्।

पावर व्यवस्थापन नियन्त्रक योजना

पावर व्यवस्थापन नियन्त्रक योजनाले तपाईंलाई रनटाइमको समयमा निद्रा मोडमा केही अनुप्रयोगहरू आवंटित गर्न अनुमति दिन्छ। यसले तपाईंलाई डिजाइनको अंशहरू बन्द गर्न सक्षम बनाउँछ, यसरी गतिशील पावर खपत घटाउँछ। तपाईंले 1 ms भन्दा कमको छिटो उठ्ने समय संग आफ्नो अनुप्रयोग पुन: सक्षम गर्न सक्नुहुन्छ।

पावर व्यवस्थापन नियन्त्रक वास्तुकला

Intel MAX 10 यन्त्रमा हार्डवेयर सुविधाहरू छन् जसले I/O पावर डाउन र ग्लोबल क्लक (GCLK) गेटिङलाई निद्रा मोडमा कम पावर अवस्था व्यवस्थापन गर्न सक्षम पार्छ। तपाईँको अनुप्रयोग निष्क्रिय वा निद्रा मोडमा हुँदा तपाईँले I/O बफरलाई गतिशील रूपमा पावर डाउन गर्न सक्नुहुन्छ। एक पूर्वample डिजिटल एकल लेन्स रिफ्लेक्स DSLR क्यामेरा अनुप्रयोग हो जहाँ LVDS I/O लाई निष्क्रिय अवस्थामा पावर डाउन गर्न आवश्यक छ। कुनै पनि बटन नछोइकन, क्यामेरा अझै सक्रिय हुँदा स्क्रिन बन्द हुन्छ। Intel ले Intel MAX 10 उपकरणहरूमा लागू कम-शक्ति सुविधाहरू प्रयोग गरी सन्दर्भ डिजाइनको रूपमा सफ्ट पावर व्यवस्थापन नियन्त्रक प्रदान गर्दछ। तपाइँ तपाइँको आवेदन मा आधारित सन्दर्भ डिजाइन परिमार्जन गर्न सक्नुहुन्छ। सफ्ट पावर म्यानेजमेन्ट कन्ट्रोलरले स्लीप मोडको समयमा I/O बफर र GCLK गेटिङलाई पावर डाउन गरेर कम-पावर स्टेट मोडलाई व्यवस्थित गर्न एक साधारण सीमित राज्य मेसिन (FSM) समावेश गर्दछ।
सबै Intel MAX 10 उपकरणहरूमा घडी गेटिङका लागि हार्डवेयर सुविधाहरू छन्। 10M16, 10M25, 10M40, र 10M50 यन्त्रहरूमा I/O पावर डाउनको लागि हार्डवेयर सुविधाहरू छन्। हार्डवेयर सुविधाहरूको साथ, तपाईंले परिभाषित गर्नुभएको सफ्ट पावर व्यवस्थापन नियन्त्रक प्रयोग गरेर स्लीप मोडको समयमा कम-शक्तिको अवस्था व्यवस्थापन गर्न सक्नुहुन्छ।
तपाईले FPGA कोर कपडामा पावर म्यानेजमेन्ट कन्ट्रोलर लागू गर्न सक्नुहुन्छ न्यूनतम एक I/O पोर्टको साथ निद्रा मोड इन्टर र एक्जिट संकेतहरूको लागि आरक्षित।

आन्तरिक ओसिलेटर
आन्तरिक ओसिलेटरले पावर व्यवस्थापन नियन्त्रक सञ्चालनलाई घडी गर्दछ। आन्तरिक ओसिलेटर फ्लैशबाट कोरमा रुट गरिएको छ। आन्तरिक ओसिलेटरले पावर व्यवस्थापन नियन्त्रकलाई वेक-अप घटना र निद्रा मोड घटना पत्ता लगाउन सक्षम बनाउँछ। पावर व्यवस्थापन नियन्त्रक सक्षम हुँदा आन्तरिक ओसिलेटर घडी सक्षम गर्नको लागि, तपाईंले oscena लाई 1 मा सेट गर्नुपर्नेछ। आन्तरिक ओसिलेटरको घडी फ्रिक्वेन्सीको लागि, Intel MAX 10 FPGA उपकरण डाटाशीटलाई सन्दर्भ गर्नुहोस्।

सम्बन्धित जानकारी
Intel MAX 10 FPGA उपकरण डाटाशीट
Intel MAX 10 r बारे विवरणहरू प्रदान गर्दछamp समय आवश्यकताहरू, आन्तरिक ओसिलेटर घडी फ्रिक्वेन्सी, र हट-सकेटिङ विनिर्देशहरू।

I/O बफर पावर डाउन
Intel MAX 10 उपकरणमा उच्च-स्थिर शक्ति खपत भएका केही I/O बफरहरूमा गतिशील पावर-डाउन सुविधा छ। डायनामिक पावर-डाउन सुविधा निम्न तालिकामा I/O मापदण्डहरूको लागि प्रोग्राम गरिएको I/O बफरहरूको लागि मात्र लागू हुन्छ।

I/O बफर	I/O मानकहरू	नियन्त्रण पोर्ट	नियन्त्रण सिग्नल क्षमता
इनपुट	SSTL, HSTL, HSUL, र LVDS	सुत्नु	1 प्रति I/O बैंक (4)
आउटपुट	सबै I/O मापदण्डहरू	oe	1 प्रति I/O बफर

पावर-अप र कन्फिगरेसन मोडहरूमा, सफ्ट पावर व्यवस्थापन नियन्त्रक अझै कन्फिगर गरिएको छैन र नियन्त्रण संकेतहरू 1 (निष्क्रिय) मा बाध्य छन्। कन्फिगरेसन मोड पछि, जब पावर व्यवस्थापन नियन्त्रक सक्रिय हुन्छ, पावर व्यवस्थापन नियन्त्रकले नियन्त्रण संकेतहरूलाई 1 मा पूर्वनिर्धारित गर्दछ। जब नियन्त्रण संकेतहरू ० हुन्छन्, पावर व्यवस्थापन नियन्त्रकले I/O बफरहरूलाई तल वा ट्राइ-स्टेट गर्छ। पछि I/O लाई स्लीप मोडमा राखिन्छ।
Intel MAX 10 यन्त्र I/O बफरहरूले निद्रा मोड सञ्चालनको क्रममा अघिल्लो अवस्थाहरू कायम राख्न आवश्यक छ। तपाईंको कोर तर्कमा अघिल्लो अवस्थाहरू निद्रा मोडबाट बाहिर निस्कँदा रहन्छन्।

ग्लोबल घडी गेटिङ
गतिशील पावर-डाउन सुविधा GCLK नेटवर्कहरूमा मात्र उपलब्ध छ। तपाईं सक्रिय उच्च इनआउट संकेत नियन्त्रण गरेर GCLK नेटवर्कको गतिशील पावर-डाउनको लागि पावर व्यवस्थापन नियन्त्रक प्रयोग गर्न सक्नुहुन्छ। GCLK नेटवर्कहरूले कार्यात्मक ब्लकहरू जस्तै तर्क एरे ब्लकहरू (LABs), DSP, इम्बेडेड मेमोरी, र PLL हरूका लागि लो-स्क्यु घडी स्रोतहरूको रूपमा सेवा गर्दछ।
जब GCLK नेटवर्क गेट गरिएको छ, GCLK नेटवर्कद्वारा खुवाइएको सबै तर्कहरू अफ-स्टेटमा हुन्छन्। यसले उपकरणको समग्र पावर खपत घटाउँछ। गतिशील पावर-डाउन सुविधाले GCLK नेटवर्कहरूको निम्न पावर-अप र पावर-डाउन अवस्थाहरू नियन्त्रण गर्न कोर तर्कहरूलाई अनुमति दिन्छ:

सिंक्रोनस वा एसिन्क्रोनस रूपमा पावर डाउन
एसिन्क्रोनस रूपमा पावर अप गर्नुहोस्

GCLK गेटिङ

तातो सकेटिंग

Intel MAX 10 यन्त्रले हट सकेटिंग प्रदान गर्दछ, जसलाई हट प्लग-इन वा हट स्वैप पनि भनिन्छ, र कुनै पनि बाह्य उपकरणहरूको प्रयोग बिना पावर अनुक्रम समर्थन। तपाइँ प्रणाली सञ्चालनको क्रममा प्रणालीमा बोर्डमा Intel MAX 10 उपकरण घुसाउन वा हटाउन सक्नुहुन्छ। यसले चलिरहेको प्रणाली बस वा प्रणालीमा सम्मिलित बोर्डलाई असर गर्दैन।
हट-सकेटिङ सुविधाले PCB मा Intel MAX 10 यन्त्र प्रयोग गर्दा केही समस्याहरू हटाउँछ जसमा विभिन्न भोल्युम भएका यन्त्रहरूको मिश्रण हुन्छ।tage स्तरहरू।
Intel MAX 10 यन्त्र हट-सकेटिङ सुविधाको साथ, तपाईंले अब बोर्डमा प्रत्येक यन्त्रको लागि उचित पावर-अप अनुक्रम सुनिश्चित गर्न आवश्यक छैन। Intel MAX 10 उपकरण हट-सकेटिङ सुविधा प्रदान गर्दछ:

बाहिरी कम्पोनेन्ट वा बोर्ड हेरफेर बिना बोर्ड वा उपकरण सम्मिलित र हटाउने
कुनै पनि पावर-अप अनुक्रमको लागि समर्थन
तातो सम्मिलनको समयमा प्रणाली बसहरूमा गैर-हस्तक्षेपी I/O बफरहरू

हट-सकेटिङ निर्दिष्टीकरण
Intel MAX 10 यन्त्र एक हट-सकेटिङ अनुरूप यन्त्र हो जसलाई कुनै बाह्य कम्पोनेन्ट वा विशेष डिजाइन आवश्यकताहरू आवश्यक पर्दैन। Intel MAX 10 उपकरणमा हट-सकेटिङ समर्थन निम्न एडभान छtages:

तपाईंले यन्त्रलाई हानी नगरी पावर अप अघि यन्त्रहरू चलाउन सक्नुहुन्छ।
I/O पिनहरू पावर अप गर्दा त्रि-उक्त रहन्छन्। यन्त्रले पावर अप गर्नु अघि वा समयमा ड्राइभ गर्दैन, त्यसैले सञ्चालनमा रहेका अन्य बसहरूलाई असर गर्दैन।

पावर अप अघि Intel MAX 10 यन्त्रहरू ड्राइभ गर्नुहोस्
पावर अप वा पावर डाउन अघि वा समयमा, तपाईंले Intel MAX 10 यन्त्रहरूलाई नोक्सान नगरी I/O पिन, समर्पित इनपुट पिन, र समर्पित घडी पिनहरूमा सिग्नलहरू चलाउन सक्नुहुन्छ।
Intel MAX 10 उपकरणले प्रणाली-स्तर डिजाइनलाई सरल बनाउन कुनै पनि पावर-अप वा पावर-डाउन अनुक्रमलाई समर्थन गर्दछ।

I/O पिनहरू पावर अपको समयमा त्रि-उक्त रहन्छन्
Intel MAX 10 यन्त्रको आउटपुट बफरहरू प्रणाली पावर अप वा पावर डाउन हुँदा बन्द हुन्छन्। Intel MAX 10 उपकरण परिवारले यन्त्र कन्फिगर नगरेसम्म र सिफारिस गरिएका अपरेटिङ सर्तहरूमा काम नगरेसम्म ड्राइभ गर्दैन। I/O पिनहरू पावर अप वा पावर डाउनको समयमा त्रि-उक्त छन्।
तातो-सकेटिङको सन्दर्भमा सेमीकन्डक्टर उपकरणहरूको लागि सम्भावित चिन्ता भनेको लच अपको सम्भावना हो। विद्युतीय उपप्रणालीहरू सक्रिय प्रणालीमा तातो-सकेट गरिएको बेलामा लच अप हुन सक्छ। तातो-सकेटिङको समयमा, सिग्नल पिनहरू जडान र सक्रिय प्रणाली द्वारा संचालित हुन सक्छ। यो बिजुली आपूर्तिले उपकरण र ग्राउन्ड प्लेनहरूको VCC लाई हाल उपलब्ध गराउनु अघि हुन्छ। यो अवस्था लेच अप गर्न सक्छ र उपकरणमा VCC बाट जमीनमा कम प्रतिबाधा मार्गको कारण हुन सक्छ। नतिजाको रूपमा, यन्त्रले ठूलो मात्रामा वर्तमान विस्तार गर्दछ, सम्भवतः विद्युतीय क्षति निम्त्याउँछ।
I/O बफरहरू र हट-सकेटिङ सर्किटरीको डिजाइनले Intel MAX 10 यन्त्र परिवार तातो-सकेटिङको समयमा लच अप गर्न प्रतिरक्षा छ भनी सुनिश्चित गर्दछ।

हट-सकेटिङ सुविधा कार्यान्वयन
हट-सकेटिङ सुविधाले पावर-अप (VCCIO वा VCC पावर सप्लाई) वा पावर-डाउन घटनाको समयमा आउटपुट बफरलाई ट्राइ-स्टेट गर्छ। VCCIO वा VCC थ्रेसहोल्ड भोल्युम भन्दा तल हुँदा हट-सकेटिङ सर्किटरीले आन्तरिक HOTSCKT संकेत उत्पन्न गर्छ।tage पावर अप वा पावर डाउन समयमा। HOTSCKT सिग्नलले आउटपुट बफर काट्छ कि पिन मार्फत कुनै DC वर्तमान चुहावट छैन। प्रत्येक I/O पिनमा निम्न चित्रमा देखाइएको सर्किटरी हुन्छ। हट-सकेटिङ सर्किटले CONF_DONE र nSTATUS पिनहरू समावेश गर्दैन कि यी पिनहरू कन्फिगरेसनको समयमा सञ्चालन गर्न सक्षम छन्। तसर्थ, पावर-अप र पावर-डाउन अनुक्रमहरूमा यी पिनहरू ड्राइभ गर्नको लागि यो अपेक्षित व्यवहार हो।

Intel MAX 10 उपकरणहरूको लागि हट-सकेटिङ सर्किटरी

POR सर्किट भोल्युम निगरानी गर्दछtagपावर आपूर्तिको e स्तर र I/O पिनहरूलाई पावर अप गर्दा त्रि-उक्त राख्छ। Intel MAX 10 यन्त्र I/O तत्वहरू (IOE) मा कमजोर पुल-अप प्रतिरोधकले I/O पिनहरूलाई तैरिनबाट रोक्छ। भोल्युमtagई सहिष्णुता नियन्त्रण सर्किट
VCCIO र VCC आपूर्तिहरू पावर अप हुनु अघि I/O पिनहरूलाई चलाउनबाट जोगाउँछ। यसले I/O पिनहरूलाई ड्राइभ गर्नबाट रोक्छ जब यन्त्र प्रयोगकर्ता मोडमा हुँदैन।
इन्टेलले हट-सकेटिङ सञ्चालन र I/O बफर डिजाइनहरूको सन्दर्भको रूपमा GND प्रयोग गर्दछ। उचित सञ्चालन सुनिश्चित गर्न, इन्टेलले पावर आपूर्तिहरू जडान गर्नु अघि बोर्डहरू बीच GND जडान गर्न सिफारिस गर्दछ। यसले तपाइँको बोर्डमा GND लाई तपाइँको बोर्डमा अन्य कम्पोनेन्टहरू मार्फत पावरमा जाने बाटोद्वारा अनजानमा तान्नुबाट रोक्छ। एक तानिएको GND ले बाहिरको निर्दिष्टीकरण I/O भोल्युम हुन सक्छtagई वा हालको अवस्था Intel FPGA सँग।

पावर व्यवस्थापन नियन्त्रक सन्दर्भ डिजाइन

यस सन्दर्भ डिजाइनले Intel MAX 10 उपकरणहरूमा समर्थित कम-शक्ति सुविधा प्रयोग गर्दछ। निम्न चित्रले पावर व्यवस्थापन नियन्त्रक सन्दर्भ डिजाइनमा सम्बन्धित ब्लक रेखाचित्रहरू देखाउँछ।
पावर व्यवस्थापन नियन्त्रक ब्लक रेखाचित्र

पावर व्यवस्थापन नियन्त्रक सन्दर्भ डिजाइनको इनपुट र आउटपुट पोर्टहरू

पोर्ट नाम	इनपुट/आउटपुट	विवरण
सुत्नु	इनपुट	निद्रा नियन्त्रण।
rst_n	इनपुट	सक्रिय कम रिसेट संकेत।
clk	इनपुट	घडी संकेत।
निद्रा_स्थिति	आउटपुट	प्रणालीको निद्रा स्थिति। यो सङ्केत उच्च दाबी गरिन्छ जब प्रणाली स्लीप मोड अवस्थामा प्रवेश गर्दैछ। जब प्रणालीले निद्रा मोड अवस्थाबाट पूर्ण रूपमा बाहिर निस्कन्छ भने यो सङ्केत de-Aserted हुन्छ।
gpio_pad_output[3:0]	आउटपुट	सामान्य-उद्देश्य I/O (GPIO) आउटपुट पोर्टहरू।
cnt_value [७:०]	आउटपुट	प्रयोगकर्ता तर्कमा नि:शुल्क चलिरहेको काउन्टर मान।
cnt_enter_sleep[7:0]	आउटपुट	प्रणाली स्लीप मोड अवस्थामा प्रवेश गर्दा काउन्टर मान।
cnt_exit_sleep[7:0]	आउटपुट	काउन्टर मान जब प्रणाली निद्रा मोड अवस्थाबाट बाहिर निस्कन्छ।

पावर व्यवस्थापन नियन्त्रक डिजाइन एउटा FSM हो जसले ग्लोबल घडीहरू (GCLKs) र I/O बफरहरूलाई पावर डाउन र पावर अप गर्ने अवस्था देखाउँछ। आन्तरिक ओसिलेटर, घडी नियन्त्रण ब्लक, र I/O बफर बौद्धिक सम्पत्ति (IP) हुन् जुन Intel Quartus® प्राइम सफ्टवेयरद्वारा समर्थित छन् र तपाईंले IP सूचीबाट आईपीहरू इन्स्ट्यान्ट गर्न सक्नुहुन्छ। प्रयोगकर्ता तर्क कुनै पनि तार्किक सर्किटरी हुन सक्छ जुन तर्क तत्व (LE) र तपाईंको डिजाइनमा DSP र आन्तरिक मेमोरी जस्ता एम्बेडेड कम्पोनेन्ट प्रयोग गरी कार्यान्वयन गरिन्छ। यस सन्दर्भ डिजाइनमा, प्रयोगकर्ता तर्क प्रयोग गरिएको फ्री-चल्ने 8-बिट काउन्टर हो। cnt_enter_sleep र cnt_exit_sleep पोर्टहरू प्रयोगकर्ता तर्कले डेटा भ्रष्टाचार बिना निद्रा मोडमा प्रवेश गर्न र बाहिर निस्कन सक्छ भन्ने सुनिश्चित गर्न प्रयोग गरिन्छ। यो cnt_enter_sleep [7:0] र cnt_exit_sleep [7:0] को लागि प्रयोगकर्ता तर्कले निद्रा मोडमा प्रवेश र बाहिर निस्किएपछि समान मानमा हुने अपेक्षा गरिन्छ। gpio_pad_output पोर्टहरूले प्रणाली स्लीप मोडमा हुँदा GPIO को त्रि-उक्त अवस्था देखाउँछन्।

सम्बन्धित जानकारी
पावर व्यवस्थापन नियन्त्रक सन्दर्भ डिजाइन

घडी नियन्त्रण ब्लक

ALTCLKCTRL Intel FPGA IP कोर (clk_control_altclkctrl) Intel Quartus प्राइम सफ्टवेयरमा प्रदान गरिएको IP हो। यो आईपी उपकरणमा घडी प्रणाली नियन्त्रण गर्न प्रयोग गरिन्छ। GCLKs जसले यन्त्र मार्फत ड्राइभ गर्दछ सक्रिय उच्च ena संकेत नियन्त्रण गरेर गतिशील रूपमा पावर डाउन गर्न सकिन्छ। ena पोर्ट घडी नियन्त्रण आईपी ब्लक को लागी एक इनपुट हो। जब यो आईपी इन्स्ट्यान्टियट हुन्छ, GCLK हरूको नियन्त्रण सक्षम गर्न ena पोर्ट चयन गर्नुहोस्।

सम्बन्धित जानकारी
ALTCLKCTRL Intel FPGA IP कोर प्रयोगकर्ता गाइड

I/O बफर

GPIO Lite Intel FPGA IP कोर (altera_gpio_lite) लाई इनपुट, आउटपुट वा द्विदिशात्मक I/O बफरको रूपमा लागू गरिएको छ। तपाईंले इनपुट बफरको nsleep पोर्ट र आउटपुट बफरको oe पोर्ट सक्षम गरेर यी I/O बफरहरूको पावर डाउन नियन्त्रण गर्न सक्नुहुन्छ। स्लीप मोडको समयमा I/O बफरहरूलाई पावर डाउन गर्न पावर व्यवस्थापन नियन्त्रक डिजाइनद्वारा oe र nsleep पोर्टहरूलाई तल तानिन्छ। Intel ले एउटा छुट्टै GPIO Lite Intel FPGA IP कोर प्रयोग गर्न सिफारिस गर्दछ जब केही I/O बफरलाई पावर डाउन गर्न आवश्यक छैन।

सम्बन्धित जानकारी
GPIO लाइट इंटेल FPGA IP कोर सन्दर्भहरू

आन्तरिक ओसिलेटर

आन्तरिक ओसिलेटर Intel FPGA IP कोर (altera_in_osc) तपाईंले यसलाई सक्षम गरेपछि नि:शुल्क चल्ने ओसिलेटर हो। यो ओसिलेटर सम्पूर्ण पावर व्यवस्थापन नियन्त्रक डिजाइन भर चल्छ।

सम्बन्धित जानकारी
आन्तरिक ओसिलेटर इंटेल FPGA आईपी कोर

पावर व्यवस्थापन नियन्त्रक

पावर व्यवस्थापन नियन्त्रकले GCLK नेटवर्कहरू र I/O बफरको पावर-अप र पावर-डाउन अनुक्रमहरू नियन्त्रण गर्न सरल FSM लागू गर्दछ।

शक्ति व्यवस्थापन नियन्त्रक को FSM

राज्य प्रवेश
जब पावर व्यवस्थापन नियन्त्रकले एक निद्रा घटना पत्ता लगाउँदछ, FSM प्रवेश स्थितिमा ट्रान्जिसन हुन्छ र I/O बफरहरू र GCLK नेटवर्कहरूमा पावर-डाउन सञ्चालन गर्दछ। एक निद्रा घटना पत्ता लगाइन्छ जब निद्रा संकेत जोडिएको छ। एक निद्रा घटना एक आन्तरिक वा बाह्य अनुरोध द्वारा ट्रिगर गर्न सकिन्छ।

निद्रा राज्य
I/O बफरहरू र GCLK नेटवर्कहरूमा पावर-डाउन अपरेशन पछि, FSM स्लीप स्टेटमा ट्रान्जिसन हुन्छ र वेक-अप घटनाको लागि पर्खन्छ। यो अवस्था निद्रा मोड अवस्था हो।

बाहिर निस्कने राज्य
जब पावर व्यवस्थापन नियन्त्रकले एक वेक-अप घटना पत्ता लगाउँछ, FSM ले बाहिर निस्कने स्थितिमा ट्रान्जिसन गर्छ र I/O बफरहरू र GCLK नेटवर्कहरूमा पावर-अप सञ्चालन गर्दछ। जब निद्राको संकेत डि-एसर्टेड हुन्छ तब एक उठ्ने घटना पत्ता लगाइन्छ। केही काउन्टरहरूमा अवरोध वा टाइम-आउट जस्ता आन्तरिक वा बाह्य अनुरोधद्वारा उठ्ने घटना ट्रिगर हुन सक्छ।

ब्यूँझनुहोस्
I/O बफरहरू र GCLK सञ्जालहरूमा पावर-अप अपरेशन पछि, FSM जागृत स्थितिमा ट्रान्जिसन हुन्छ।
यो प्रक्रिया दोहोर्याउँछ जब एक निद्रा घटना फेरि सुरु हुन्छ।

निद्रा मोडमा प्रवेश वा बाहिर निस्कने

पावर-अप र कन्फिगरेसन मोडहरूमा, निद्रा संकेत कम हुनुपर्छ। जब निद्राको संकेत जोडिएको छ, उपकरण तुरुन्तै निद्रा मोडमा प्रवेश गर्दछ। स्लीप मोडमा प्रवेश गरेपछि, GCLK नेटवर्कहरू र I/O बफरहरू जस्ता यन्त्रको कार्यक्षमता गतिशील रूपमा पावर डाउन हुन्छ — गतिशील शक्ति अपव्ययलाई कम गर्न। यन्त्र स्लीप मोडमा हुँदा सबै कन्फिगरेसन डेटा राखिन्छ।

]स्लीप मोडमा प्रवेश गर्दै
चित्र 10. निद्रा मोड समय रेखाचित्र प्रविष्ट गर्दै

यन्त्र स्लीप मोडमा प्रवेश गर्दा निम्न अनुक्रम हुन्छ:

आन्तरिक वा बाह्य अनुरोधले यन्त्रलाई स्लीप मोडमा जान बाध्य पार्दै, निद्राको संकेत उच्च बनाउँछ।

T1 को ढिलाइ पछि, पावर व्यवस्थापन नियन्त्रकले I/O बफरहरूको oe र nsleep पोर्टहरूमा जडान हुने ioe सिग्नललाई de-asserting गरेर सबै I/O बफरहरूलाई शक्ति दिन्छ।
T2 को ढिलाइ पछि, पावर व्यवस्थापन नियन्त्रकले LSB देखि MSB सम्म clk_ena[15:0] सिग्नल असक्षम गरेर सबै GCLK नेटवर्कहरू बन्द गर्छ। तीन घडी चक्र पछि, clk_ena [15:0] सिग्नल पूर्ण रूपमा असक्षम हुन्छ र निद्राको अवस्थामा ट्रान्जिट हुन्छ।
पावर व्यवस्थापन नियन्त्रक निद्राको अवस्था मा रहन्छ जब सम्म निद्रा संकेत de-Asserted छैन।

प्रयोगकर्ता तर्कले स्लीप स्टेट र आउटपुट cnt_sleep_enter पोर्टमा प्रवेश गर्नु अघि चलिरहेको काउन्टर मानलाई लैच गर्नेछ। चलिरहेको काउन्टर त्यसपछि जमेको छ।
gpio_pad_output (GPIO) त्रि-कथित हुन्छ जब ioe de-Aserted हुन्छ।

निद्रा मोड बाट बाहिरिँदै
चित्र 11. निद्रा मोड समय रेखाचित्र बाहिर निस्कने

निम्न अनुक्रम तब हुन्छ जब उपकरणले निद्रा मोडबाट बाहिर निस्कन्छ:

आन्तरिक वा बाह्य अनुरोधले निद्राको संकेतलाई कम गर्छ, जसले यन्त्रलाई निद्रा मोडबाट बाहिर निस्कन बाध्य पार्छ।
T3 को ढिलाइ पछि, पावर व्यवस्थापन नियन्त्रकले LSB बाट MSB सम्म clk_ena[15:0] सिग्नल सक्षम गरेर सबै GCLK नेटवर्कहरू सक्रिय गर्दछ। तीन घडी चक्र पछि, clk_ena [15:0] संकेत पूर्ण रूपमा सक्षम छ र सबै GCLK नेटवर्कहरू सक्रिय छन्।
T4 को ढिलाइ पछि, पावर व्यवस्थापन नियन्त्रकले सबै I/O बफरहरूलाई ioe संकेत जोडेर शक्ति दिन्छ।

निद्राको संकेत नभएसम्म पावर व्यवस्थापन नियन्त्रक जागृत अवस्थामा रहन्छ।
प्रयोगकर्ता तर्कले सक्रिय स्थिति र cnt_sleep_exit पोर्टमा आउटपुट अघि चलिरहेको काउन्टर मानलाई लैच गर्नेछ। चलिरहेको काउन्टर त्यसपछि फ्रीजबाट रिलिज हुन्छ।
gpio_pad_output (GPIO) ले यसको आउटपुट मान ड्राइभ गरिरहेको छ जब ioe जोडिएको छ।

समय प्यारामिटरहरू
निम्न तालिकाले T1, T2, T3, र T4 प्यारामिटरहरूको परिभाषा र न्यूनतम मानलाई क्रमशः प्रविष्टि गर्ने निद्रा मोड समय रेखाचित्र र बाहिर निस्कने निद्रा मोड समय रेखाचित्रमा सूचीबद्ध गर्दछ।
T1, T2, T3, र T4 प्यारामिटरहरू न्यूनतम मान र परिभाषा

प्यारामिटर	चौडाइ (बिट्स)	न्यूनतम मान (घडी चक्र)	विवरण
T1	6	1	ioe समय असक्षम गर्नुहोस्।
T2	6	11	clk_ena समय असक्षम गर्नुहोस्।
T3	6	1	clk_ena समय सक्षम गर्नुहोस्।
T4	6	40	ioe सक्षम समय।

हार्डवेयर कार्यान्वयन र वर्तमान मापन

यो डिजाइन 10M50DAF484C6 उपकरण प्रयोग गरेर लागू गरिएको छ। तपाईं कुनै पनि Intel MAX 10 उपकरण प्रयोग गरेर यो डिजाइन लागू गर्न सक्नुहुन्छ। प्रयोगकर्ता मोड र निद्रा मोड बीचको वर्तमान र शक्ति सापेक्ष देखाउन यो डिजाइन Intel MAX 10 विकास किट बोर्डमा चल्छ।
यस डिजाइनको स्रोत उपयोग निम्नानुसार छ:

42,000 LEs (कुल LEs को 84%) - खैरो काउन्टर शीर्ष मोड्युलले यन्त्रमा धेरै जसो LEs प्रयोग गर्छ

33 I/O पिन (कुल पिनको 9%) - 3 इनपुट पिन र 30 आउटपुट पिनहरू कभर गर्दै

यस डिजाइनमा वर्तमानलाई हालको मनिटर कम्पोनेन्ट (लिनियर टेक्नोलोजी LTC 2990) प्रयोग गरेर मापन गरिन्छ। मापन गरिएको वर्तमानलाई MAX II उपकरणमा पूर्व-प्रोग्राम गरिएको डिजाइनद्वारा थप प्रशोधन गरिन्छ। PowerMonitor.exe सुरु हुँदा Intel FPGA पावर मोनिटर GUI मा मापन गरिएको वर्तमान देखाइन्छ। तपाईंले निम्नानुसार Intel MAX 10 उपकरणमा प्रत्येक मुख्य आपूर्तिको लागि हालको मनिटर देख्नुहुनेछ:

2.5V_CORE(5)
2.5V_VCCIO
1.5V_VCCIO
1.2V_VCC

डिजाइन प्रदर्शन उद्देश्यको लागि, पुश बटन निद्रा नियन्त्रणको लागि प्रयोग गरिन्छ र LEDs निद्रा स्थितिको लागि प्रयोग गरिन्छ। यसरी, यी संकेतहरू पिन स्तरमा उल्टो गरिएको छ। निद्रा मोडमा प्रवेश गर्न, पुश बटन USER_PB0 थिच्नुहोस्। प्रयोगकर्ता मोडमा डिजाइन जारी गर्न, पुश बटन USER_PB0 छोड्नुहोस्। LED0 ले यन्त्रको निद्रा स्थितिलाई संकेत गर्छ। यन्त्र स्लीप मोडमा प्रवेश गर्दा LED0 सक्रिय हुन्छ र यन्त्र प्रयोगकर्ता मोडमा हुँदा बन्द हुन्छ। स्लीप मोडको बखत, LED1–LED4 मा जडान हुने gpio_pad_output पोर्टहरू ट्राइ-स्टेट हुन्छन् र त्यसपछि बन्द हुन्छन्।

चित्र 12. प्रत्येक आपूर्तिको लागि वर्तमान मनिटर

वर्तमान र शक्ति	प्रयोगकर्ता मोड	निद्रा मोड
1.2V_ICC (mA)	160	11
2.5V_ICCA (mA)	28	28
1.5V_ICCIO (mA)	1.3	1.0
2.5V_ICCIO (mA)	2.7	1.2
कुल शक्ति (mW)	270	88

परिणामहरूले कोर वर्तमान (93V_ICC) खपतमा लगभग 1.2% कमी र प्रयोगकर्ता मोडको सापेक्ष निद्रा मोडमा I/O वर्तमान (56V_ICCIO) खपतमा अनुमानित 2.5% कमी देखाउँछ। निद्रा मोडमा यस डिजाइनमा कुल पावर खपत कटौती लगभग 68% छ।

Intel MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइड अभिलेख

यदि IP कोर संस्करण सूचीबद्ध छैन भने, अघिल्लो IP कोर संस्करणको लागि प्रयोगकर्ता गाइड लागू हुन्छ।

आईपी कोर संस्करण	प्रयोगकर्ता गाइड
15.1	MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइड
15.0	MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइड
14.1	MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइड

Intel MAX 10 पावर व्यवस्थापन प्रयोगकर्ता गाइडको लागि कागजात संशोधन इतिहास

कागजात संस्करण

इंटेल क्वार्टस प्राइम संस्करण

परिवर्तनहरू

2022.05.27

18.0

बाट Enpirion को उदाहरणहरू हटाइयो Intel® MAX® 10 पावर व्यवस्थापन समाप्त भयोview र विद्युत आपूर्ति डिजाइन खण्डहरू।

2018.07.04

18.0

• अद्यावधिक गरियो पावर अन रिसेट सर्किट व्यक्तिगत बिजुली आपूर्ति अधिकतम बिजुली आपूर्ति r भित्र सिफारिस गरिएको अपरेटिङ दायरामा पुग्नै पर्छ भन्ने जानकारी समावेश गर्न खण्डamp समय, t_RAMP.

• Intel Quartus प्राइम सफ्टवेयर संस्करण 18.0 बाट सुरु गरी, यो IP कोरको नाम क्लक कन्ट्रोल ब्लक (ALTCLKCTRL) IP कोर बाट ALTCLKCTRL Intel FPGA IP कोरमा परिवर्तन गरिएको छ।

• Intel Quartus प्राइम सफ्टवेयर संस्करण 18.0 बाट सुरु गरी, यो IP कोरको नाम Altera GPIO Lite IP Core बाट GPIO Lite Intel FPGA IP कोरमा परिवर्तन गरिएको छ।

• Intel Quartus प्राइम सफ्टवेयर संस्करण 18.0 बाट सुरु गरी, यो IP कोरको नाम इन्टरनल ओसिलेटर आईपी कोरबाट इन्टरनल ओसिलेटर इन्टेल FPGA IP कोरमा परिवर्तन गरिएको छ।

• पावरप्ले अर्ली पावर एस्टिमेटर (EPE) लाई अर्ली पावर एस्टिमेटरमा अपडेट गरियो।

मिति	संस्करण	परिवर्तनहरू
मे १९४२	2017.05.26	हट-सकेटिङ सुविधा कार्यान्वयन खण्ड अद्यावधिक गरियो।
फेब्रुअरी २०२२	2017.02.21	Intel को रूपमा पुन: ब्रान्ड गरिएको।
मे १९४२	2016.05.02	• अद्यावधिक गरिएको I/O पिनहरू पावर अप खण्डको समयमा त्रि-उक्त रहन्छन्। • POR सर्किटरी खण्डद्वारा अनुगमन गरिएको र अनुगमन नगरिएको पावर आपूर्तिहरू अद्यावधिक गरियो। • तत्काल-अन पावर-अप अनुक्रम आवश्यकता तालिकामा एकल-सप्लाई उपकरणको लागि जानकारी अद्यावधिक गरियो।
नोभेम्बर २०२३	2015.11.02	• क्षणिक वर्तमान खण्ड थपियो। • क्वार्टस II को उदाहरणहरू क्वार्टस प्राइममा परिवर्तन गरियो।
फेब्रुअरी २०२२	2015.02.09	MAX 10 पावर व्यवस्थापन नियन्त्रक सन्दर्भ डिजाइन थपियो।
डिसेम्बर २०२२	2014.12.15	• MAX 10 पावर व्यवस्थापन ओभर अद्यावधिक गरियोview खण्ड। • दोहोरो-आपूर्ति यन्त्रहरूका लागि बिजुली खपतको विवरण अद्यावधिक गर्न दोहोरो-आपूर्ति यन्त्र खण्ड अद्यावधिक गरियो। • प्रत्येक Intel MAX 10 एकल-आपूर्ति उपकरणको लागि अधिकतम बिजुली खपत समावेश गर्न पावर आपूर्ति डिजाइन खण्ड अद्यावधिक गरियो। • स्लीप मोडमा अद्यावधिकहरू समावेश गर्न पावर व्यवस्थापन नियन्त्रक योजना खण्ड अद्यावधिक गरियो।
सेप्टेम्बर २०२४	2014.09.22	प्रारम्भिक रिलीज।

कागजातहरू / स्रोतहरू

इंटेल MAX 10 पावर व्यवस्थापन [pdf] प्रयोगकर्ता गाइड
MAX 10 पावर व्यवस्थापन, MAX 10, पावर व्यवस्थापन, व्यवस्थापन, MAX 10 पावर व्यवस्थापन

सन्दर्भहरू

प्रयोगकर्ता पुस्तिका

इंटेल MAX 10 पावर व्यवस्थापन