MICROCHIP UG0877 SLVS-EC ध्रुवीय फायर FPGA प्रयोगकर्ता गाइडको लागि रिसीभर
संशोधन इतिहास
संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू हालको प्रकाशनबाट सुरु गरी संशोधनद्वारा सूचीबद्ध गरिएका छन्।
संशोधन ७.०
यस कागजातको संशोधन 4.0 मा गरिएका परिवर्तनहरूको सारांश निम्न छ।
- प्रतिस्थापित चित्र २, पृष्ठ २, चित्र ३, पृष्ठ ३, चित्र ८, पृष्ठ ६, र चित्र ९, पृष्ठ ७।
- हटाइएको खण्ड PLL प्रसारण, पृष्ठ 4।
- तालिका 1, पृष्ठ 3, तालिका 3, पृष्ठ 7, तालिका 4, पृष्ठ 7, र तालिका 5, पृष्ठ 8 अद्यावधिक गरिएको छ।
- अपडेट गरिएको खण्ड PLL पिक्सेल घडी जेनेरेसनको लागि, पृष्ठ ४।
- अद्यावधिक गरिएको खण्ड कन्फिगरेसन प्यारामिटरहरू, पृष्ठ 7।
संशोधन ७.०
यस कागजातको संशोधन 3.0 मा गरिएका परिवर्तनहरूको सारांश निम्न छ।
- SLVS-EC IP, पृष्ठ 2
- पृष्ठ २२ मा तालिका
संशोधन ७.०
यस कागजातको संशोधन 2.0 मा गरिएका परिवर्तनहरूको सारांश निम्न छ।
- SLVS-EC IP, पृष्ठ 2
- ट्रान्सीभर कन्फिगरेसन, पृष्ठ 3
- पृष्ठ २२ मा तालिका
संशोधन ७.०
संशोधन 1.0 यस कागजातको पहिलो प्रकाशन थियो
SLVS-EC IP
SLVS-EC अर्को पुस्ताको उच्च रिजोल्युसन CMOS छवि सेन्सरहरूको लागि Sony को उच्च गतिको इन्टरफेस हो। इम्बेडेड घडी टेक्नोलोजीको कारणले गर्दा यो मानक लेन-देखि-लेन स्क्यूलाई सहनशील छ। यसले उच्च-गति र लामो दूरीको प्रसारणको सन्दर्भमा बोर्ड-स्तरको डिजाइनलाई सजिलो बनाउँछ। SLVS-EC Rx IP कोरले छवि सेन्सर डेटा प्राप्त गर्न PolarFire FPGA को लागि SLVS-EC इन्टरफेस प्रदान गर्दछ। IP ले 4.752 Gbps को गति समर्थन गर्दछ। IP कोरले RAW 8, RAW 10, र RAW 12 कन्फिगरेसनहरूको लागि दुई, चार, र आठ लेनहरूलाई समर्थन गर्दछ। निम्न चित्रले SLVS-EC क्यामेरा समाधानको लागि प्रणाली रेखाचित्र देखाउँछ।
चित्र १ • SLVS-EC IP ब्लक रेखाचित्र
Polar Fire® ट्रान्सीभर SLVS-EC सेन्सरको लागि PHY इन्टरफेसको रूपमा प्रयोग गरिन्छ किनभने SLVS-EC इन्टरफेसले इम्बेडेड घडी प्रविधि प्रयोग गर्दछ। यसले 8b10b एन्कोडिङ पनि प्रयोग गर्दछ, जुन PolarFire ट्रान्सीभर प्रयोग गरेर पुन: प्राप्त गर्न सकिन्छ। PolarFire FPGA सँग 24 कम पावर 12.7 Gbps ट्रान्ससिभर लेनहरू छन्। यी ट्रान्सीभर लेनहरूलाई SLVS-EC PHY रिसीभर लेनहरूको रूपमा कन्फिगर गर्न सकिन्छ। अघिल्लो चित्रमा देखाइए अनुसार, ट्रान्सीभर आउटपुटहरू SLVS-EC Rx IP कोरसँग जोडिएका छन्।
SLVS-EC रिसीभर समाधान
निम्न चित्रले SLVS-EC IP को Libero SoC सफ्टवेयर शीर्ष स्तरको डिजाइन कार्यान्वयन र SLVS-EC रिसीभर समाधानका लागि आवश्यक घटकहरू देखाउँछ।
चित्र २ • SLVS-EC IP SmartDesign
ट्रान्सीभर कन्फिगरेसन
निम्न चित्रले ट्रान्सीभर इन्टरफेस कन्फिगरेसन देखाउँछ।
चित्र ३ • ट्रान्सीभर इन्टरफेस कन्फिगुरेटर
ट्रान्सीभरलाई दुई वा चार लेनहरूमा कन्फिगर गर्न सकिन्छ। साथै, ट्रान्ससिभरको गति "ट्रान्सिभर डाटा दर" मा सेट गर्न सकिन्छ। SLVS-EC इन्टरफेसले निम्न तालिकामा सूचीबद्ध दुई बाउड दरहरूलाई समर्थन गर्दछ।
तालिका १ • SLVS-EC बाउड दर
| बाउड ग्रेड | Mbps मा बाउड दर |
| 1 | 1188 |
| 2 | 2376 |
| 3 | 4752 |
पिक्सेल घडी जेनेरेसनको लागि PLL
LANE0_RX_CLOCK, ट्रान्ससिभरले उत्पादन गरेको फेब्रिक घडीबाट पिक्सेल घडी उत्पन्न गर्न PLL आवश्यक हुन्छ। निम्न पिक्सेल घडी उत्पन्न गर्न सूत्र छ।
पिक्सेल घडी = (LANE0_RX_CLOCK * 8)/DATA_WIDTH
निम्न चित्रमा देखाइएको RAW 8 को लागि PF_CCC कन्फिगर गर्नुहोस्।
चित्र ४ • घडी कन्डिसनिङ सर्किटरी
डिजाईन विवरण
निम्न चित्रले SLVS-EC फ्रेम ढाँचा संरचना देखाउँछ।
चित्र ५ • SLVS-EC फ्रेम ढाँचा संरचना
प्याकेट हेडरले मान्य रेखाहरूसँग फ्रेम सुरु र अन्त्य संकेतहरूको बारेमा जानकारी समावेश गर्दछ। PHY नियन्त्रण कोडहरू SLVS-EC प्याकेट बनाउन प्याकेट हेडरको माथि थपिएका छन्। निम्न तालिकाले SLVS-EC प्रोटोकलमा प्रयोग गरिएका विभिन्न PHY नियन्त्रण कोडहरू सूचीबद्ध गर्दछ।
तालिका २ • PHY नियन्त्रण कोड
PHY नियन्त्रण कोड 8b10b प्रतीक संयोजन
सुरु कोड K.28.5 - K.27.7 - K.28.2 - K.27.7
अन्त कोड K.28.5 - K.29.7 - K.30.7 - K.29.7
प्याड कोड K.23.7 - K.28.4 - K.28.6 - K.28.3
सिंक कोड K.28.5 - D.10.5 - D.10.5 - D.10.5
निष्क्रिय कोड D.00.0 - D.00.0 - D.00.0 - D.00.0
SLVS-EC RX IP कोर
यो खण्डले SLVS-EC रिसिभर IP को हार्डवेयर कार्यान्वयन विवरणहरू वर्णन गर्दछ। निम्न चित्रले ध्रुवीय फायर SLVS-EC RX IP समावेश गर्ने Sony SLVS-EC रिसीभर समाधान देखाउँछ। यो आईपी पोलर फायर ट्रान्सीभर इन्टरफेस ब्लक संग संयोजन मा प्रयोग गरिन्छ। निम्न चित्रले SLVS-EC Rx IP को आन्तरिक ब्लकहरू देखाउँछ।
चित्र 6 • SLVS-EC RX IP को आन्तरिक ब्लकहरू
aligner
यो मोड्युलले PolarFire ट्रान्सीभर ब्लकहरूबाट डाटा प्राप्त गर्दछ र सिङ्क कोडमा पङ्क्तिबद्ध गर्दछ। यो मोड्युलले ट्रान्सीभरबाट प्राप्त बाइटहरूमा सिङ्क कोड खोज्छ र बाइट सीमामा लक गर्दछ।
slvsec_phy_rx
यो मोड्युलले aligner बाट डाटा प्राप्त गर्दछ र आगमन SLVS PHY प्याकेटहरू डिकोड गर्दछ। यो मोड्युल सिङ्क्रोनाइजेसन अनुक्रम मार्फत जान्छ र त्यसपछि, स्टार्ट कोडबाट सुरु हुने pkt_en संकेत उत्पन्न गर्दछ र अन्त्य कोडमा समाप्त हुन्छ। यसले डेटा प्याकेटहरूबाट PAD कोड पनि हटाउँछ र डेटालाई अर्को मोड्युलमा पठाउँछ जुन slvsrx_decoder हो।
slvsrx_decoder
यो मोड्युलले slvsec_phy_rx मोड्युलबाट डाटा प्राप्त गर्छ र पेलोडबाट पिक्सेल डाटा निकाल्छ। यो मोड्युलले प्रति लेन प्रति घडी चार पिक्सेल निकाल्छ र आउटपुटमा पठाउँछ। यसले सक्रिय भिडियो डेटा मान्य गर्ने सक्रिय रेखाहरूको लागि लाइन मान्य संकेत उत्पन्न गर्दछ। यसले SLVS-EC प्याकेटहरूको प्याकेट हेडरमा फ्रेम स्टार्ट र फ्रेम एन्ड बिटहरू हेरेर फ्रेम वैध संकेत पनि उत्पन्न गर्छ।
FSM डाटा डिकोडिङ राज्यहरूसँग
निम्न चित्रले SLVS-EC RX IP को लागि FSM देखाउँछ।
चित्र 7 • SLVS-EC RX IP को लागि FSM
SLVS-EC रिसीभर आईपी कन्फिगरेसन
निम्न चित्रले SLVS-EC रिसीभर IP कन्फिगरेटर देखाउँछ।
चित्र 8 • SLVS-EC रिसिभर आईपी कन्फिगुरेटर
कन्फिगरेसन प्यारामिटरहरू
निम्न तालिकाले SLVS-EC रिसीभर IP ब्लकको हार्डवेयर कार्यान्वयनमा प्रयोग गरिएका कन्फिगरेसन प्यारामिटरहरूको विवरण सूचीबद्ध गर्दछ। यी जेनेरिक प्यारामिटरहरू हुन् र आवेदन आवश्यकताहरूको आधारमा भिन्न हुन सक्छन्।
तालिका ३ • कन्फिगरेसन प्यारामिटरहरू
नाम विवरण
DATA_WIDTH इनपुट पिक्सेल डेटा चौडाइ। RAW 8, RAW 10, र RAW 12 लाई समर्थन गर्दछ।
LANE_WIDTH नम्बर SLVS-EC लेनहरू। दुई, चार, र आठ लेन समर्थन गर्दछ।
BUFF_DEPTH बफर को गहिराई। सक्रिय भिडियो लाइनमा सक्रिय पिक्सेलहरूको संख्या।
निम्न समीकरण प्रयोग गरेर बफर गहिराई गणना गर्न सकिन्छ:
BUFF_DEPTH = छत (तेर्सो रिजोल्युसन * RAW चौडाई) / (३२ * लेन चौडाइ))
Example: RAW चौडाइ = 8, लेन चौडाइ = 4, र तेर्सो रिजोल्युसन = 1920 पिक्सेल
BUFF_DEPTH = सिल (१९२० * ८)/ (३२*४)) = १२०
इनपुट र आउटपुट
निम्न तालिकाले SLVS-EC RX IP कन्फिगरेसन प्यारामिटरहरूको इनपुट र आउटपुट पोर्टहरू सूचीबद्ध गर्दछ।
तालिका २ • इनपुट र आउटपुट पोर्टहरू
| संकेत नाम | दिशा | चौडाइ | विवरण |
| लेन # _RX_CLK | इनपुट | 1 | त्यो विशेष लेनको लागि ट्रान्सीभरबाट घडी रिकभर गरियो |
| लेन # _RX_READY | इनपुट | 1 | लेनको लागि डेटा तयार संकेत |
| LANE# _RX_VALID | इनपुट | 1 | लेनको लागि डाटा मान्य संकेत |
| LANE# _RX_DATA | इनपुट | 32 | लेनले ट्रान्ससिभरबाट डाटा बरामद गर्यो |
| LINE_VALID_O | आउटपुट | 1 | लाइनमा सक्रिय पिक्सेलका लागि डाटा मान्य संकेत |
| FRAME_VALID_O | आउटपुट | 1 | फ्रेममा सक्रिय रेखाहरूको लागि मान्य संकेत |
| DATA_OUT_O | आउटपुट | DATA_WIDTH*LANE_WIDTH*4 | पिक्सेल डाटा आउटपुट |
समय रेखाचित्र
निम्न चित्रले SLVS-EC IP समय रेखाचित्र देखाउँछ।
चित्र 9 • SLVS-EC IP समय रेखाचित्र
स्रोतको उपयोग
निम्न तालिकाले को रूपमा को स्रोत उपयोग देखाउँछample SLVS-EC रिसीभर कोर एक PolarFire FPGA (MPF300TS-1FCG1152I प्याकेज), RAW 8 र चार लेनहरू र 1920 तेर्सो रिजोलुसन कन्फिगरेसनको लागि लागू गरियो।
तालिका ४ • स्रोतको उपयोग
| तत्व | प्रयोग |
| DFFs | 3001 |
| 4-इनपुट LUTs | 1826 |
| LSRAMs | 16 |
कागजातहरू / स्रोतहरू
 |
POLARFire FPGA को लागि MICROCHIP UG0877 SLVS-EC रिसीभर [pdf] प्रयोगकर्ता गाइड UG0877, UG0877 PolarFire FPGA को लागि SLVS-EC रिसीभर, PolarFire FPGA को लागि SLVS-EC रिसीभर, PolarFire FPGA को लागि रिसीभर, PolarFire FPGA |
