CoreFFT v8.0
CoreFFT प्रयोगकर्ता गाइड
परिचय
फास्ट फोरियर ट्रान्सफर्म (FFT) कोरले असक्षम फूरियर ट्रान्सफर्म कम्प्युट गर्नको लागि कुशल कूली-टर्की एल्गोरिथ्म लागू गर्दछ। CoreFFT डिजिटल संचार, अडियो, मापन, नियन्त्रण, र बायोमेडिकल जस्ता अनुप्रयोगहरूको विस्तृत दायरामा प्रयोग गरिन्छ। CoreFFT ले उच्च मापदण्ड, क्षेत्र-कुशल, र उच्च प्रदर्शन MACC-आधारित FFT प्रदान गर्दछ। कोर भेरिलोग र VHDL भाषाहरूमा रूपान्तरणको दर्ता स्थानान्तरण स्तर (RTL) कोडको रूपमा उपलब्ध छ। समीकरण 1.N-बिन्दु अगाडि FFT (N एक 2 को पावर हो) अनुक्रम x(0), x(1),…, x(N-1) जहाँ, k = 0, 1… N-1
X(2), X(2),…, X(N-0) जहाँ, n = 1, 1… N-0 को समीकरण 1.N-बिन्दु इन्वर्स FFT (N भनेको 1 को पावर हो)
महत्त्वपूर्ण:उल्टो FFT प्रदर्शन गर्दा, कोरले EQ 2 को N द्वारा विभाजन लागू गर्दैन (जसरी दुईको शक्तिले विभाजन तुच्छ छ)।
निम्न चित्रले एक FFT आधारित प्रणालीलाई चित्रण गर्दछ जुन डेटा स्रोत, FFT मोड्युल, र डेटा सिंक समावेश गर्दछ, जुन रूपान्तरित डेटा प्राप्तकर्ता हो। चित्र 1. FFT-आधारित प्रणाली उदाहरणample

सुविधाहरू
CoreFFT ले Radix-2 decimation-in-time in-place FFT र Radix-22 decimation-in-frequency streaming FFT रूपान्तरण कार्यान्वयनहरूलाई समर्थन गर्दछ। निम्न तालिकाले प्रत्येक कार्यान्वयनका लागि मुख्य सुविधाहरू सूचीबद्ध गर्दछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0

तालिका 1. मुख्य सुविधाहरू समर्थन

फीचर रूपान्तरण आकार, अंक

ठाउँमा

स्ट्रिमिङ

32, 64, 128, 256, 512, 1024, 2048, 16, 32, 64, 128, 256, 512, 1024,

4096, 8192, र 16384।

७,२४३,५४० र ७,३१७,९९३

नोट: 16384-pt FFT RTG4TM, PolarFire® मा समर्थित छ।

र PolarFire SoC भागहरू मात्र।

अगाडि र उल्टो FFT

हो

इनपुट डाटा बिट चौडाइ

०,९१,०

ट्विडल कारक बिट चौडाइ

०,९१,०

इनपुट/आउटपुट डाटा ढाँचा

दुईको पूरक

प्राकृतिक आउटपुट एसampआदेश

हो

सशर्त ब्लक फ्लोटिंग पोइन्ट

हो

स्केलिंग

पूर्व-परिभाषित स्केलिंग तालिका वा कुनै स्केलिंग छैन

वैकल्पिक न्यूनतम वा बफर मेमोरी हो कन्फिगरेसन

इम्बेडेड RAM-ब्लक आधारित ट्विडल हो लुक-अप तालिका (LUT)

ट्विडल LUT हो ताजा गर्नको लागि समर्थन

प्रयोगकर्ता सर्किटरीमा सजिलो हो इन्टरफेस सुविधा दिन ह्यान्डशेक संकेतहरू

AXI4 स्ट्रिमिङ इन्टरफेस

छैन

रन-टाइम अगाडि/उल्टो रूपान्तरण कुनै कन्फिगरेसन छैन

हो ८३२ ८३२ दुईको पूरक ऐच्छिक नं
हो
छैन
हो
होइन हो
हो हो

सहयोगी परिवारहरू
CoreFFT ले निम्न FPGA परिवारहरूलाई समर्थन गर्दछ। · PolarFire® · PolarFire SoC · SmartFusion® 2 · IGLOO® 2 · RTG4TM
यन्त्र उपयोग र प्रदर्शन
CoreFFT SmartFusion2 M2S050 यन्त्रमा स्पीड ग्रेड -1 र PolarFire MPF300 स्पीड ग्रेड -1 प्रयोग गरेर लागू गरिएको छ। कार्यान्वयन डेटाको सारांश 6 मा प्रदान गरिएको छ। परिशिष्ट A: इन-प्लेस FFT उपकरण उपयोग र कार्यसम्पादन र 7. परिशिष्ट B: स्ट्रिमिङ FFT उपकरण उपयोग र प्रदर्शन।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
सामग्रीको तालिका
परिचय ……………………………………………………………………………………………………………… ..1 सुविधाहरू ……………………………………………………………………………………………………………… …….. १ सहयोगी परिवार……………………………………………………………………………………………… २ यन्त्रको उपयोग र कार्यसम्पादन ……………………………………………………………………………………….. २
1. कार्यात्मक विवरण ……………………………………………………………………………………………………………….. ४ १.१। वास्तुकला विकल्पहरू ……………………………………………………………………………………………… ४ १.२। इन-प्लेस FFT……………………………………………………………………………………………………… 4 1.1। इन-प्लेस मेमोरी बफरहरू……………………………………………………………………………………………………….. 4 1.2। स्ट्रिमिङ FFT……………………………………………………………………………………………………….. 4
2. इन्टरफेस ……………………………………………………………………………………………………… … १२ २.१। इन-प्लेस FFT………………………………………………………………………………………………………………. १२ २.२। स्ट्रिमिङ FFT……………………………………………………………………………………………………… १४
3. समय रेखाचित्र ……………………………………………………………………………………………………….. २० ३.१। इन-प्लेस FFT……………………………………………………………………………………………………….२० ३.२। स्ट्रिमिङ FFT……………………………………………………………………………………………… २१
4. उपकरण प्रवाह ……………………………………………………………………………………………………… .... 23 4.1। इजाजतपत्र……………………………………………………………………………………………………… 23 4.2। SmartDesign मा CoreFFT कन्फिगर गर्दै……………………………………………………………………… २३ ४.३। सिमुलेशन प्रवाह ……………………………………………………………………………………………………… 23 4.3। डिजाइन बाधाहरू ……………………………………………………………………………………………… 24 4.4। Libero SoC मा संश्लेषण……………………………………………………………………………… २५ ४.६। Libero SoC मा स्थान र मार्ग………………………………………………………………………………………..२५
५. प्रणाली एकीकरण……………………………………………………………………………………………….. २६ ५.१ । इन-प्लेस FFT………………………………………………………………………………………………………………. २६ ५.२। स्ट्रिमिङ FFT……………………………………………………………………………………………… 5
6. परिशिष्ट A: इन-प्लेस FFT यन्त्रको उपयोग र कार्यसम्पादन ……………………………………………………….
७. परिशिष्ट B: स्ट्रिमिङ FFT उपकरणको उपयोग र प्रदर्शन………………………………………………………३०
8. संशोधन इतिहास……………………………………………………………………………………………………… 32
माइक्रोचिप FPGA समर्थन ………………………………………………………………………………………………………
माइक्रोचिप जानकारी ……………………………………………………………………………………………………………………… 34 माइक्रोचिप Webसाइट………………………………………………………………………………………………………..१३ उत्पादन परिवर्तन सूचना सेवा…… ……………………………………………………………………………… १३ ग्राहक समर्थन……………………………………………………………………………………………………………… १३ माइक्रोचिप उपकरण कोड सुरक्षा सुविधा………………………………………………………………………..१३ कानूनी सूचना……………………………………… ……………………………………………………………………………… 34 ट्रेडमार्क ……………………………………………… ……………………………………………………………………… 34 गुणस्तर व्यवस्थापन प्रणाली ……………………………………………………………………………… 34 विश्वव्यापी बिक्री र सेवा………………………………………………………………………………………….

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण
1. कार्यात्मक विवरण
यो खण्डले CoreFFT को कार्यात्मक विवरण वर्णन गर्दछ।
१.१ वास्तुकला विकल्पहरू
प्रयोगकर्ताको कन्फिगरेसनमा निर्भर गर्दै, CoreFFT ले निम्न मध्ये एउटा रूपान्तरण कार्यान्वयनहरू उत्पन्न गर्छ: · इन-प्लेस FFT · स्ट्रिमिङ FFT
1.2 इन-प्लेस FFT
आर्किटेक्चर विकल्पले N जटिल डेटाको फ्रेम लोड गर्छampलेस यसको इन-प्लेस RAM मा र एकल Radix-2 प्रोसेसर प्रयोग गरेर तिनीहरूलाई क्रमिक रूपमा प्रशोधन गर्दछ। यसले प्रत्येक एसको नतिजाहरू भण्डारण गर्दछtagई इन-प्लेस RAM मा। इन-प्लेस FFT ले स्ट्रिमिङ FFT भन्दा कम चिप स्रोतहरू लिन्छ, तर रूपान्तरण समय लामो छ। निम्न चित्रले इन-इलेस रूपान्तरणको कार्यात्मक रेखाचित्र देखाउँछ। चित्र १-१। इन-प्लेस रेडिक्स-२ FFT कार्यात्मक ब्लक रेखाचित्र (न्यूनतम कन्फिगरेसन)

इनपुट र आउटपुट डेटा वास्तविक र काल्पनिक भागहरू मिलेर 2 * WIDTH-बिट शब्दहरूको रूपमा प्रतिनिधित्व गरिन्छ। दुबै भागहरू प्रत्येक WIDTH बिट्सको दुई पूरक संख्याहरू हुन्। मोड्युलले N जटिल शब्दहरूको फ्रेम साइजको साथ डाटाको फ्रेमहरू (बर्स्टहरू) प्रक्रिया गर्दछ। प्रशोधन गरिने फ्रेम इन-प्लेस मेमोरीमा लोड हुन्छ। मेमोरीमा दुई समान RAM ब्लकहरू छन्, प्रत्येक N/2 जटिल शब्दहरू भण्डारण गर्न सक्षम छ। इन-प्लेस मेमोरीले डबल ब्यान्डविथ समर्थन गर्दछ। यसले एकै समयमा दुई जटिल शब्दहरू पढ्न र लेख्न सक्छ। एक पटक एन कम्प्लेक्स डाटा एसamples मेमोरीमा लोड हुन्छन्, FFT गणना स्वतः सुरु हुन्छ, र इन-प्लेस मेमोरी गणनाको लागि प्रयोग गरिन्छ।
इन-प्लेस FFT कम्प्युटेशनल प्रक्रिया s को अनुक्रममा हुन्छtages को संख्या संगtages बराबर log2N। हरेक stagFFT डाटा प्रोसेसिङको e, Radix-2 बटरफ्लाइले इन-प्लेस मेमोरीमा भण्डारण गरिएका सबै डाटाहरू पढ्छ, एक पटकमा दुई जटिल शब्दहरू। पढ्ने ठेगाना जनरेटरको साथमा पढ्ने स्विच (चित्र 1-1 मा देखाइएको छैन) ले पुतलीलाई FFT एल्गोरिदम द्वारा आवश्यक क्रममा भण्डारण गरिएको डेटा प्राप्त गर्न मद्दत गर्दछ। डेटाको अतिरिक्त, पुतलीले ट्विडल LUT बाट ट्विडल कारकहरू (साइन/कोसाइन गुणांक) प्राप्त गर्दछ। पुतलीले लेख्ने स्विच मार्फत इन-प्लेस मेमोरीमा मध्यवर्ती परिणामहरू लेख्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण
पछिल्लो कम्प्युटेशनल पछि एसtagई, इन-प्लेस मेमोरीले पूर्ण रूपान्तरित डाटा भण्डारण गर्दछ। मोड्युलले N-शब्द रूपान्तरित डाटा फ्रेम बाहिर राख्छ, एक पटकमा एक शब्द, संकेत READ_OUTP सक्रिय छ। CoreFFT ले FFT एल्गोरिदम द्वारा आवश्यक ट्विडल कारकहरू गणना गर्दछ र तिनीहरूलाई ट्विडल LUT मा लेख्छ। यो स्वचालित रूपमा पावर-अनमा हुन्छ जब एसिन्क्रोनस ग्लोबल रिसेट NGRST लाई जोड दिइन्छ।

1.3
1.3.1

इन-प्लेस मेमोरी बफरहरू
यस खण्डले CoreFFT को इन-प्लेस मेमोरी बफरहरू वर्णन गर्दछ।
न्यूनतम कन्फिगरेसन न्यूनतम कन्फिगरेसन, चित्र 1-1 मा देखाइए अनुसार, FFT पूरा गर्न पर्याप्त छ किनभने यसमा FFT एल्गोरिदमको लागि आवश्यक इन-प्लेस RAM छ। तर न्यूनतम कन्फिगरेसनले प्रशोधन इन्जिनलाई सबै समय प्रयोग गर्दैन। यसको विपरित, जब डाटा इन-प्लेस मेमोरीमा लोड हुन्छ, वा रूपान्तरित डाटा पढिन्छ, पुतली निष्क्रिय रहन्छ। निम्न चित्रले FFT चक्र टाइमलाइन देखाउँछ। चक्रले निम्न तीन चरणहरू समावेश गर्दछ:
· इन-प्लेस RAM मा नयाँ इनपुट डेटा फ्रेम डाउनलोड गर्नुहोस् · वास्तविक रूपान्तरण गर्नुहोस् · इन-इलेस RAM खाली गर्न रूपान्तरण परिणाम अपलोड गर्नुहोस्
चित्र १-२। न्यूनतम कन्फिगरेसन इन-प्लेस FFT साइकल

1.3.2

न्यूनतम कन्फिगरेसनमा, पुतली गणना चरणको समयमा मात्र चल्छ। जब डाटा बर्स्ट दरले अनुमति दिन्छ, न्यूनतम कन्फिगरेसनले उत्तम उपकरण स्रोत उपयोग प्रदान गर्दछ। विशेष गरी, यसले RAM ब्लकहरूको महत्त्वपूर्ण संख्या बचत गर्दछ।
बफर गरिएको कन्फिगरेसन बटरफ्लाइ उपयोग सुधार गर्न र फलस्वरूप औसत रूपान्तरण समय घटाउनको लागि, अतिरिक्त मेमोरी बफरहरू प्रयोग गर्न सकिन्छ। निम्न चित्रले बफर गरिएको FFT ब्लक रेखाचित्र देखाउँछ।
चित्र १-३। बफर गरिएको FFT ब्लक रेखाचित्र

बफर गरिएको विकल्पमा पिङ-पोङ बफर र एउटा आउटपुट बफर लागू गर्ने दुईवटा समान इन-प्लेस मेमोरी बैंकहरू छन्। प्रत्येक बैंक N जटिल शब्दहरू भण्डारण गर्न र एक पटकमा दुई जटिल शब्दहरू पढ्न सक्षम छ। कोर स्टेट मेसिनले पिङ-पोङ स्विचिङलाई नियन्त्रण गर्छ, जसले गर्दा डाटा स्रोतले नयाँ डाटा स्वीकार गर्न तयार रहेको बफर मात्र देख्छ। नयाँ डाटा स्वीकार नगर्ने बफर FFT इन्जिनद्वारा इन-प्लेस RAM को रूपमा प्रयोग गरिन्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण
पिङ-पोङ बफरिङ वास्तुकलाले FFT इन्जिनको दक्षता बढाउँछ। जबकि दुई इनपुट बैंकहरू मध्ये एउटा हालको FFT गणनामा संलग्न छ, अर्को अर्को इनपुट डेटा फ्रेम डाउनलोड गर्नको लागि उपलब्ध छ। नतिजाको रूपमा, FFT इन्जिनले इनपुट बफर भर्नको लागि ताजा डाटाको प्रतीक्षा गर्दैन। डाटा स्रोत परिप्रेक्ष्यबाट, कोरले FFT गणना अवधि भित्र कहीं पनि डाटा फट प्राप्त गर्न सक्छ। जब इन्जिनले हालको डाटा फ्रेमलाई प्रशोधन गरिसकेको छ र इनपुट बफर बैंक अर्को डाटा फ्रेमले भरिएको छ, राज्य मेसिनले पिंग-पोङ बैंकहरू स्वैप गर्दछ, र डेटा लोड र गणना वैकल्पिक मेमोरी बैंकहरूमा जारी रहन्छ।
पछिल्लो एसtagFFT गणनाको e ले बाहिरको स्थान योजना प्रयोग गर्दछ। FFT इन्जिनले इन-प्लेस मेमोरीबाट मध्यवर्ती डेटा पढ्छ तर आउटपुट डेटा बफरमा अन्तिम परिणाम लेख्छ। FFT इन्जिनले तिनीहरूलाई अर्को डेटा फ्रेमको परिणामहरूसँग प्रतिस्थापन नगरेसम्म अन्तिम परिणामहरू आउटपुट बफरमा रहन्छन्। डेटा प्राप्तकर्ता परिप्रेक्ष्यबाट, अन्तिम FFT को बाहेक, आउटपुट डेटा कुनै पनि समय पढ्नको लागि उपलब्ध छ।tage.
बफर गरिएको कन्फिगरेसन FFT चक्र निम्न चित्रमा देखाइएको छ।
चित्र १-४। बफर गरिएको कन्फिगरेसन FFT चक्रहरू

1.3.3

प्रत्येक s मा सीमित शब्द लम्बाइ विचारहरूtagई इन-प्लेस FFT एल्गोरिथ्मको, पुतलीले दुई सेकेन्ड लिन्छampलेस इन-प्लेस मेमोरीबाट बाहिर र दुई प्रशोधित s फर्काउँछampलेस एउटै मेमोरी स्थानहरूमा। पुतली गणनाले जटिल गुणन, जोड र घटाउ समावेश गर्दछ। फर्किएका एसamples सँग s भन्दा ठूलो डेटा चौडाइ हुन सक्छampस्मृतिबाट लिइएको हो। कुनै पनि डाटा ओभरफ्लो छैन भनेर सुनिश्चित गर्न सावधानीहरू अपनाउनु पर्छ।
ओभरफ्लोको जोखिमबाट बच्न, कोरले निम्न तीन विधिहरू मध्ये एउटा प्रयोग गर्दछ:
· इनपुट डेटा स्केलिंग · बिना शर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग · सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग
इनपुट डाटा स्केलिङ: इनपुट डाटा स्केलिंगलाई आगत डाटा पूर्व-प्यान्डिङ आवश्यक छampपर्याप्त अतिरिक्त साइन बिटहरू सहित, जसलाई गार्ड बिट्स भनिन्छ। N-point FFT को लागि अधिकतम सम्भावित बिट वृद्धिको लागि क्षतिपूर्ति गर्न आवश्यक गार्ड बिटहरूको संख्या, log2N + 1 हो। पूर्वका लागिample, प्रत्येक इनपुट samp256-बिन्दु FFT को le मा नौ गार्ड बिटहरू समावेश हुनुपर्छ। यस्तो प्रविधिले प्रभावकारी FFT बिट रिजोल्युसनलाई धेरै कम गर्छ।
बिना शर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिङ: FFT बिट वृद्धिको लागि क्षतिपूर्ति गर्ने दोस्रो तरिका प्रत्येक s मा दुई को एक कारक द्वारा डेटा मापन गर्नु हो।tage फलस्वरूप, अन्तिम FFT नतिजाहरू 1/N को कारकद्वारा मापन गरिन्छ। यस दृष्टिकोणलाई बिना शर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग भनिन्छ।
पहिलो s मा ओभरफ्लो रोक्नको लागि इनपुट डेटा दुई को एक कारक द्वारा मापन गर्न आवश्यक छtage लगातारको ओभरफ्लो रोक्नको लागिtages, कोरले प्रत्येक अघिल्लो s को नतिजा तल मापन गर्दछtage डाटाको सम्पूर्ण ब्लक सिफ्ट गरेर दुईको कारकद्वारा (वर्तमान s का सबै परिणामहरूtage) दायाँ तिर एक बिट। FFT गणनामा बिट शिफ्टिङको कारणले डेटा गुमाउने बिटहरूको कुल संख्या log2N हो।
बिना शर्त ब्लक फ्लोटिंग-पोइन्टले इनपुट डेटा स्केलिंगमा जस्तै हराएको बिटहरूको उही संख्यामा परिणाम दिन्छ। यद्यपि, यसले थप सटीक परिणामहरू उत्पादन गर्दछ, किनकि FFT इन्जिनले थप सटीक इनपुट डेटाको साथ सुरु हुन्छ।
सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग: सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंगमा, डाटा सारियो भने मात्र बिट वृद्धि वास्तवमा हुन्छ। यदि एक वा बढी पुतली आउटपुटहरू बढ्छ भने, डाटाको सम्पूर्ण ब्लक दायाँतिर सारियो। सशर्त ब्लक फ्लोटिंग-पोइन्ट मनिटरले विकासको लागि प्रत्येक पुतली आउटपुट जाँच गर्दछ। यदि स्थानान्तरण आवश्यक छ भने, यो हो

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण
पूरा s पछि प्रदर्शनtage पूरा भयो, अर्को s को इनपुटमाtage पुतली। यो प्रविधिले सीमित शब्द लम्बाइको कारण विरूपण (परिमाणीकरण शोर) को न्यूनतम मात्रा प्रदान गर्दछ।
सशर्त ब्लक फ्लोटिंग-पोइन्ट मोडमा, कोरले वैकल्पिक रूपमा वास्तविक स्केलिंग कारक गणना गर्न सक्छ। यदि प्यारामिटर SCALE_EXP_ON 1 मा सेट गरिएको छ भने यसले त्यसो गर्छ। त्यसपछि गणना गरिएको वास्तविक कारक SCALE_EXP पोर्टमा देखा पर्दछ। कारकले परिणामहरूमा लागू गरिएको FFT इन्जिनको दायाँ सिफ्टहरूको संख्या प्रतिनिधित्व गर्दछ। पूर्वका लागिampले, 4 (100) को SCALE_EXP मानको अर्थ हो कि FFT नतिजाहरू 4 बिटहरूद्वारा दायाँ (डाउनस्केल गरिएको) सारियो; अर्थात्, 2SCALE_EXP = 16 द्वारा विभाजित। सङ्केत FFT नतिजाहरूको साथमा हुन्छ र OUTP_READY दाबी गर्दा मान्य हुन्छ। वास्तविक CoreFFT नतिजाहरूलाई मापन गर्न, अर्थात्, तिनीहरूलाई फ्लोटिंग पोइन्ट रूपान्तरित बिनहरूसँग तुलना गर्न, प्रत्येक FFT आउटपुटहरूample लाई 2SCALE_EXP ले गुणन गर्न आवश्यक छ:
· FFT नतिजा (वास्तविक) = DATAO_RE*2SCALE_EXP · FFT नतिजा (काल्पनिक) = DATAO_IM*2SCALE_EXP
महत्त्वपूर्ण: मापन घातांक क्याल्कुलेटर सशर्त ब्लक फ्लोटिंग-पोइन्ट मोडमा मात्र सक्षम गर्न सकिन्छ।

1.3.4

CoreFFT, पूर्वनिर्धारित रूपमा, सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग लागू गर्न कन्फिगर गरिएको छ। सशर्त ब्लक फ्लोटिंग-पोइन्ट मोडमा, इनपुट डेटा जाँच गरिन्छ र आवश्यक भएमा दुईको कारकद्वारा डाउनस्केल गरिन्छ, पहिलो s भन्दा पहिलेtage.
रूपान्तरण समय FFT गणनाले (N/2 + L) x log2N + 2 घडी चक्रहरू लिन्छ, जहाँ L मेमोरी बैंक, स्विचहरू र बटरफ्लाइको समग्र विलम्बता प्रतिनिधित्व गर्ने कार्यान्वयन विशिष्ट प्यारामिटर हो। L रूपान्तरण आकार N मा निर्भर गर्दैन। यो FFT बिट रिजोल्युसनमा मात्र निर्भर गर्दछ। 10 देखि 8 को बिट रिजोल्युसनमा L बराबर 18 हुन्छ, र 16 देखि 19 को बिट रिजोल्युसनहरूमा L बराबर 32 हुन्छ। पूर्वका लागिampले,
· 256-बिन्दु 16-बिट FFT को लागि
गणना समय = (256/2 + 10) x log2256 + 2 = 1106 घडीको अवधि।
· 4096-बिन्दु 24-बिट FFT को लागि
गणना समय = (4096/2 + 16) x log24096 + 2 = 24770 घडीको अवधि।

1.3.5

मेमोरी कार्यान्वयन कोरले इन-प्लेस मेमोरी, अन्य मेमोरी बफरहरू, र ट्विडल LUT कार्यान्वयन गर्न कडा RAM ब्लकहरू प्रयोग गर्दछ। FPGAs ले दुई कडा RAM प्रकारहरू बोक्छ: ठूलो SRAM (LSRAM) र माइक्रो-RAM हरू। मेमोरी कार्यान्वयन URAM_MAXDEPTH प्यारामिटर सेट गरेर नियन्त्रण गर्न सकिन्छ। यदि आवश्यक गहिराई प्यारामिटर मान भन्दा बढी छैन भने CoreFFT ले माइक्रो-RAM हरू प्रयोग गर्दछ। पूर्वका लागिampले, URAM_MAXDEPTH प्यारामिटर 64 मा सेट गरिएको छ, जुनसुकै FFT साइजमा 128 बिन्दुहरूमा माइक्रो-RAM हरू प्रयोग गर्दछ, किनकि आवश्यक गहिराई POINTS/2 हो। ० मा प्यारामिटर मान सेट गरेर कोरलाई माइक्रो-RAM हरू प्रयोग गर्नबाट रोक्छ, ताकि तिनीहरू अन्यत्र प्रयोग गर्न सकिन्छ।
प्यारामिटर URAM_MAXDEPTH कोर प्रयोगकर्ता इन्टरफेस मार्फत पहुँचयोग्य छ।

1.4 FFT स्ट्रिमिङ
स्ट्रिमिङ FFT ले निरन्तर जटिल डेटा प्रशोधन, एक जटिल इनपुट डेटा समर्थन गर्दछample प्रति घडी अवधि। स्ट्रिमिङ वास्तुकलामा स्ट्रिमिङ डेटा रूपान्तरणलाई समर्थन गर्न आवश्यक पर्ने धेरै Radix-22 प्रोसेसरहरू, RAM ब्लकहरू, र LUTहरू छन्। निम्न चित्रले 256-बिन्दु स्ट्रिमिङ रूपान्तरणको कार्यात्मक रेखाचित्र देखाउँछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

चित्र १-५। स्ट्रिमिङ Radix-1 5-pt FFT कार्यात्मक ब्लक रेखाचित्र

CoreFFT v8.0
कार्यात्मक विवरण

इनपुट र आउटपुट डाटा (2 x DATA_BITS)-बिट शब्दहरू वास्तविक र काल्पनिक भागहरू समावेश गरी प्रतिनिधित्व गरिन्छ। दुबै भागहरू प्रत्येक DATA_BITS बिट्सका दुई पूरक संख्याहरू हुन्। मोड्युलले N जटिल शब्दहरूको रूपान्तरण साइज बराबरको फ्रेम साइज भएको डाटाको फ्रेमहरूलाई प्रशोधन गर्छ। प्रशोधन गरिने फ्रेम जटिल डेटा शब्दहरूको अनुक्रमको रूपमा x(n) इनपुटमा आउँछ, एक (2 x DATA_BITS)-बिट शब्द प्रति घडी अन्तराल। अर्को फ्रेम हालको फ्रेमको अन्तिम डेटा शब्द पछि वा पछि कुनै पनि समयमा सुरु हुन सक्छ।
निम्न चित्र एक पूर्व देखाउँछampफ्रेम i+1 को ले तुरुन्तै फ्रेम i पछि, र फ्रेम i+2 एक मनमानी अन्तर पछि आउँदैछ। इनपुट डाटा sampफ्रेम भित्रको les प्रत्येक घडी अन्तरालमा आउनै पर्छ, यसरी फ्रेम N घडी अन्तरालमा ठ्याक्कै टिक्छ। स्ट्रिमिङ एल्गोरिथ्मसँग सम्बन्धित पर्याप्त विलम्बता छ। आउटपुट डेटा फ्रेमहरू उही क्रम, घडी दर, र आउटपुट फ्रेमहरू बीचको समान अंतराल (यदि कुनै छ भने) मा, इनपुट फ्रेमहरू बीचको रूपमा देखा पर्दछ।
चित्र १-६। स्ट्रिमिङ FFT इनपुट डेटा फ्रेमहरू

1.4.1 1.4.2

FFT पुतलीहरूको संख्या log2(N) बराबर हुन्छ, यसरी प्रत्येक stage छुट्टै पुतली द्वारा प्रशोधन गरिँदैछ। फलस्वरूप, सबै एसtages समानान्तरमा प्रशोधन गरिन्छ।
CoreFFT ले FFT एल्गोरिथ्म द्वारा आवश्यक ट्विडल कारकहरू गणना गर्दछ। पावर-अपमा, कोरले स्वचालित रूपमा अन-चिप र्यामहरूमा ट्विडल कारकहरू अपलोड गर्दछ जुन ट्विडल LUTs बन्छन्। यो हुनको लागि प्रयोगकर्ता कार्य आवश्यक छैन। अपलोड पूरा भएपछि, कोरले RFS सङ्केत सक्रिय गर्छ, डेटा स्रोतलाई जानकारी गराउँछ कि कोर FFT प्रशोधन सुरु गर्न तयार छ। LUT सामग्रीहरू कुनै पनि समयमा एक घडी चौडा संकेत जारी गरेर ताजा गर्न सकिन्छ, रिफ्रेश गर्नुहोस्।
स्ट्रिमिङ FFT लेटन्सी स्ट्रिमिङ FFT विलम्बता मुख्य रूपमा रूपान्तरण आकार, N द्वारा परिभाषित गरिएको छ। कार्यान्वयनले FFT साइज र डेटा पथ बिट चौडाइमा निर्भर हुने पाइपलाइन ढिलाइहरूको संख्या थप्छ। अर्को शब्दमा, FFT नतिजाहरू बिट-रिभर्स आउटपुटहरूको लागि N डेटा अन्तरालहरू भन्दा कम द्वारा इनपुट डेटाको सन्दर्भमा ढिलाइ हुन्छन्। अर्डर गरिएको आउटपुट विलम्बता लगभग दुई गुणा ठूलो छ।
स्ट्रिमिङ FFT मेमोरी कार्यान्वयन इन-प्लेस आर्किटेक्चर जस्तै, स्ट्रिमिङ FFT ले आवश्यक मेमोरीहरू, LUTs, र ढिलाइ लाइनहरू लागू गर्न हार्ड र्याम ब्लकहरू प्रयोग गर्दछ। मेमोरी कार्यान्वयन URAM_MAXDEPTH प्यारामिटर सेट गरेर नियन्त्रण गर्न सकिन्छ। यदि मेमोरीको गहिराई प्यारामिटर मान भन्दा बढी छैन भने CoreFFT ले माइक्रो RAM हरू प्रयोग गर्दछ। पूर्वका लागिample, URAM_MAXDEPTH प्यारामिटर, 128 मा सेट गरिएको छ, 128 र कम गहिराईको सम्झनाहरू सिर्जना गर्न माइक्रो-RAM हरू प्रयोग गर्दछ। प्यारामिटर मान ० मा सेट गरेर, कोरलाई माइक्रो RAM हरू प्रयोग गर्नबाट रोक्छ, ताकि तिनीहरू अन्यत्र प्रयोग गर्न सकिन्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण

1.4.3

स्ट्रिमिङ FFT आउटपुट डेटा शब्दहरू क्रम Radix-2 र Radix-22 FFT एल्गोरिदमहरूबाट प्राप्त आउटपुट परिणामहरू बिट-रिभर्स गरिएको क्रममा छन्।
यद्यपि, इन-प्लेस कार्यान्वयनले आन्तरिक रूपमा s कार्य गर्दछampले अर्डर गर्दै। त्यसकारण, कोरले प्राकृतिक क्रममा परिणामहरू बाहिर राख्छ। स्ट्रिमिङ FFT ले बिट-रिभर्स र प्राकृतिक आउटपुट अर्डरहरूलाई समर्थन गर्दछ। बिट-रिभर्स विकल्पले कम चिप स्रोतहरू प्रयोग गर्दछ र सानो विलम्बता प्रदान गर्दछ।

1.4.4 1.4.4.1

सीमित शब्द लम्बाइ विचारहरू यस खण्डले CoreFFT को सीमित शब्द लम्बाइ विचारहरू वर्णन गर्दछ।

अनस्केल र स्केल तालिका मोडहरू
पुतली गणनामा जोड र घटाउ समावेश छ। यी अपरेसनहरूले बटरफ्लाइ डेटा चौडाइ इनपुटबाट आउटपुटमा बढ्न सक्छ। प्रत्येक पुतली, BF2I, वा BF2II (चित्र 1-5 हेर्नुहोस्), डेटा चौडाइमा एक अतिरिक्त बिट परिचय गर्न सक्छ। थप रूपमा, गुणनले परिणाममा एक बिट थप्न सक्छ। समग्र सम्भावित बिट वृद्धि = log2(N)+1 बिट। कुनै पनि डाटा ओभरफ्लो छैन भनेर सुनिश्चित गर्न सावधानीहरू अपनाउनु पर्छ।

ओभरफ्लोको जोखिमबाट बच्न वा कम गर्न, कोरले दुई मध्ये एउटा प्रविधि प्रयोग गर्छ:
· अनस्केल गरिएको मोडले बिट वृद्धि समायोजन गर्न पर्याप्त मात्रामा डाटा मार्ग बनाउँछ। डाटा मार्ग चौडाइ s बाट बढ्छtagई देखि एसtage एल्गोरिथ्म बिट वृद्धिलाई पूर्ण रूपमा समायोजन गर्न, ताकि डाटा ओभरफ्लो कहिल्यै नहोस्। वास्तविक वा काल्पनिक आउटपुट बिट चौडाइ log2(N)+1 बिट्स इनपुट एक भन्दा चौडा हो। डिजाइन ओभरफ्लो बिन्दुबाट पूर्ण रूपमा सुरक्षित छ view.
कन्फिगरेबल स्केल शेड्यूल प्रविधिले प्रयोगकर्तालाई प्रत्येक मध्यवर्ती नतिजामा ओभरफ्लो निम्त्याउन सक्ने स्केलिंग डाउन (ट्रङ्केसन) मा नियन्त्रण प्रदान गर्दछ। आउटपुट बिट चौडाइ इनपुट बिट चौडाइ बराबर छ। यो प्रविधि ओभरफ्लो-सुरक्षित हुन्छ जब स्केलिंग तालिका वास्तविक बिट वृद्धिसँग मेल खान्छ, जुन हासिल गर्न सजिलो छैन। कन्फिगर योग्य स्केलिंगको लागि सावधानीपूर्ण दृष्टिकोणले प्राय: अतिरिक्त डाउन स्केलिंगमा जान्छ। तर यदि रूपान्तरित संकेतको प्रकृति केहि वा सबै s सँग ओभरफ्लो-सुरक्षित छ भनेर चिनिन्छtagव्यापक डाउनस्केलिंगलाई छोडेर, यो प्रविधि सिग्नल-टु-आवाज अनुपात र चिप संसाधन उपयोग दृष्टिकोणबाट दुवै लाभदायक छ। मापन तालिका प्रविधिको लागि कन्फिगर गर्दा, ओभरफ्लो भयो भने कोरले ओभरफ्लो झण्डा उत्पन्न गर्छ। Radix-22 पुतलीले 3-बिट वृद्धिको परिचय दिन सक्छ: पुतली BF2I, BF2II, र प्रत्येक गुणकले थोरै थप्न सक्छ। तर सबै FFT हरू मध्ये एउटा मात्र गुणनtages बिट थप्न सक्छ। यो अगाडी अज्ञात भएकोले एसtage जसमा गुणकले यदि कुनै हो भने अतिरिक्त बिटलाई प्रेरित गर्दछ, अनस्केल गरिएको मोडमा FFT इन्जिनले पहिलो s मा सुरु हुने बिटद्वारा डाटा मार्ग विस्तार गर्दछ।tage.
स्केल तालिका प्रविधिमा प्रत्येक Radix-22 stage 3-बिट वृद्धि परिचय गर्न सक्छ। s भित्र डाटा मार्गtage तदनुसार बढ्छ, त्यो हो, stage आउटपुट s भन्दा तीन बिट चौडा छtage इनपुट। इन्जिनले एस पछि तीन अतिरिक्त बिटहरू काट्छtage परिणाम गणना गरिन्छ, त्यो हो, stage आउटपुट अर्को s मा जानु अघि तीन बिट द्वारा काटिन्छtage यस्तो दृष्टिकोणले उप-हरू अनुमान गर्ने आवश्यकतालाई हटाउँछtage जसमा डाउनस्केलिंग लागू गर्न आवश्यक छ।
निम्न तालिकाले विशेष s को लागि 2-बिट तालिका मानको आधारमा स्केल तालिका मोडमा काटिने तीनवटा बिटहरू व्याख्या गर्दछ।tage.

तालिका १-१। स्केल अनुसूची मोडमा तीन अतिरिक्त बिटहरू काट्दै

दिइएको Radix-22 S को लागि स्केल तालिकाtage

बिट्स द कोर कट आउट

तीन MSB काट्नुहोस्

दुई MSB र राउन्ड एक LSB काट्नुहोस्

एक MSB र राउन्ड दुई LSB का काट्नुहोस्

राउन्ड तीन LSB को

32, 128, वा 512 आकारको FFT/IFFT जुन पावर-अफ-फोर होइन, Radix-22 पुतलीहरूका अतिरिक्त, एकल Radix-2 बटरफ्लाइ प्रयोग गर्दछ। एउटा अन्तिम प्रशोधनमा लागू हुन्छtage र एकल अतिरिक्त बिट काट्छ।
कोरले स्वचालित रूपमा स्केल तालिका मोडमा ओभरफ्लो पत्ता लगाउन आह्वान गर्दछ। ओभरफ्लो फ्ल्याग (OVFLOW_FLAG) कोरले वास्तविक ओभरफ्लो पत्ता लगाउने बित्तिकै देखा पर्दछ। ओभरफ्लो पत्ता लागेको आउटपुट फ्रेमको अन्त्यसम्म झण्डा सक्रिय रहन्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
कार्यात्मक विवरण

1.4.4.2

अनस्केल गरिएको मोड इनपुट बिट चौडाइ सीमाहरू अनस्केल गरिएको मोडले अधिकतम इनपुट s लाई सीमित गर्दछampले बिट चौडाइ कोर द्वारा ह्यान्डल। निम्न तालिकाले प्रत्येक FFT साइजको लागि अधिकतम बिट चौडाइहरू सूचीबद्ध गर्दछ।
तालिका १-२। स्ट्रिमिङ अनस्केल गरिएको FFT अधिकतम इनपुट डेटा बिट चौडाइ

FFT साइज १६

अधिकतम इनपुट चौडाइ 32

128

256

512

1024

2048

4096

1.4.4.3

स्केल तालिका प्रविष्ट गर्दै स्केल तालिकाले प्रत्येक स्ट्रिमिङ FFT को लागि डाउनस्केलिंग कारक पहिचान गर्दछ।tage प्रत्येक Radix-22 stage स्केलिंग कारक मापन तालिकाको समर्पित दुई बिट द्वारा नियन्त्रण गरिन्छ, र Radix-2 stagई गैर-पावर-अफ-चार FFTs मा प्रयोग गरिन्छ एकल बिट द्वारा नियन्त्रण गरिन्छ। निम्न चित्रले पूर्व चित्रण गर्दछamp1024-pt FFT को लागि स्केल तालिका प्रयोगकर्ता इन्टरफेसको le। चेकबक्सहरूको एक जोडी एक विशिष्ट Radix-22 s सँग मेल खान्छtage र डाउनस्केलिंग कारकको दुई बिट्स प्रस्तुत गर्दछ। एक विशेष s मा वास्तविक डाउनस्केलिंग कारकtage लाई 22*Bit1+Bit0 को रूपमा गणना गरिन्छ र निम्न मध्ये एउटा मान लिन्छ: 1, 2, 4, 8। निम्न चित्रमा देखाइएको चेकबक्सहरू 10 10 10 10 11 को बाइनरी स्केल तालिका मानसँग मिल्दोजुल्दो छ। यो मान प्रस्तुत गर्दछ रूढिवादी स्केल तालिका जसले ओभरफ्लोको कारण गर्दैन।
चित्र १-७। स्केल तालिका प्रयोगकर्ता इन्टरफेस

निम्न तालिकाले प्रत्येक FFT साइजको लागि रूढिवादी स्केल तालिकाहरू सूचीबद्ध गर्दछ जुन पूर्ण रूपमा ओभरफ्लो सुरक्षित छ।

तालिका १-३। विभिन्न FFT साइजहरूको लागि रूढिवादी स्केल तालिकाहरू

FFT साइज

Radix-22 Stage

4096

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

………….. जारी FFT आकार
2048 1024 512 256 128 64 32 16

CoreFFT v8.0
कार्यात्मक विवरण

Radix-22 Stage

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

१०.१। इन्टरफेस
यो खण्डले CoreFFT को इन्टरफेस वर्णन गर्दछ।

2.1
2.1.1

इन-प्लेस FFT
यस खण्डले CoreFFT को इन-प्लेस FFT को वर्णन गर्दछ।

कन्फिगरेसन प्यारामिटरहरू CoreFFT मा RTL कोड कन्फिगर गर्नका लागि प्यारामिटरहरू (Verilog) वा जेनेरिक (VHDL) छन्। निम्न तालिकाले प्यारामिटरहरू र जेनेरिकहरू वर्णन गर्दछ। सबै प्यारामिटरहरू र जेनेरिकहरू पूर्णांक प्रकारहरू हुन्।
तालिका २-१। इन-प्लेस CoreFFT प्यारामिटर विवरणहरू

प्यारामिटर INVERSE

मान्य दायरा 0

पूर्वनिर्धारित 0

विवरण
०: फर्वार्ड फोरियर रूपान्तरण १: इन्भर्स फोरियर रूपान्तरण

स्केल

०,९१,०

०: सशर्त ब्लक फ्लोटिंग बिन्दु स्केलिंग

1: बिना शर्त ब्लक फ्लोटिंग बिन्दु स्केलिंग

इनपुट डेटा स्केलिंग लागू गर्न, SCALE प्यारामिटरलाई ० मा सेट गर्नुहोस् र इनपुट डेटामा गार्ड बिटहरूको उचित संख्यालाई अगाडि राख्नुहोस्। त्यसपछि सशर्त ब्लक फ्लोटिंग बिन्दु कुनै प्रभाव छैन।

POINTS
चौडाइ मेम्बुफ

७२१७९१०, ७२१७९३५, ७२१७९५०,

256

७२१७९१०, ७२१७९३५, ७२१७९५०,

५, १२,

१०, २०२३

०,९१,०

रूपान्तरण आकार। नोट: 16384-pt FFT RTG4, PolarFire, र PolarFire SoC भागहरूमा मात्र समर्थित छ।
डेटा र ट्विडल कारक बिट चौडाइ
०: न्यूनतम (कुनै बफर) कन्फिगरेसन १: बफर गरिएको कन्फिगरेसन

SCALE_EXP_ON

०,९१,०

०: सशर्त ब्लक फ्लोटिंग-पोइन्ट निर्माण गर्दैन

घातांक क्याल्कुलेटर

1: क्याल्कुलेटर बनाउँछ

URAM_MAXDEPTH

0, 4, 8, 16, 32, 64, 128, 256, 512

SmartFusion2, IGLOO2, RTG4, PolarFire, र PolarFire SoC भागहरूमा उपलब्ध microRAM सँग कार्यान्वयन गरिने सबैभन्दा ठूलो RAM गहिराइ। जब प्रयोगकर्ता-चयन गरिएको रूपान्तरण साइज POINTS को लागि आवश्यक RAM गहिराई URAM_MAXDEPTH नाघ्छ, ठूला LSRAM ब्लकहरू प्रयोग गरिन्छ।

2.1.2

पोर्टहरू निम्न तालिकाले इन-प्लेस CoreFFT आर्किटेक्चरको लागि पोर्ट संकेतहरू सूचीबद्ध गर्दछ।
तालिका 2-2। इन-प्लेस CoreFFT पोर्ट विवरणहरू

पोर्ट नाम DATAI_IM

इन/आउट पोर्ट चौडाइ बिट्स विवरण

WIDTH

काल्पनिक इनपुट डेटा रूपान्तरण गर्न

DATAI_RE

WIDTH

वास्तविक इनपुट डाटा रूपान्तरण गर्न

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

………..जारी

पोर्ट नाम

भित्र/बाहिर

DATAI_VALID मा

पोर्ट चौडाइ बिट्स १

विवरण
इनपुट जटिल शब्द मान्य यो सिग्नल इनपुट DATAI_IM, DATAI_RE मा उपस्थित मान्य इनपुट जटिल शब्दहरूको साथमा हुन्छ। जब सिग्नल सक्रिय हुन्छ, इनपुट जटिल शब्द कोर मेमोरीमा लोड हुन्छ BUF_READY सङ्केत दाबी गरिएको छ।

READ_OUTP भित्र

रूपान्तरित डाटा पढ्नुहोस् सामान्यतया मोड्युलले FFT नतिजाहरू राख्छ, तिनीहरू तयार भएपछि, N जटिल शब्दहरूको एकल फटमा। रूपान्तरित डेटा प्राप्तकर्ताले READ_OUTP संकेतलाई डिसर्ट गरेर बर्स्टमा मनमानी ब्रेकहरू सम्मिलित गर्न सक्छ।

DATAO_IM

बाहिर

DATAO_RE

बाहिर

DATAO_VALID आउट

चौडाई चौडाई १

काल्पनिक आउटपुट डाटा
वास्तविक आउटपुट डाटा
आउटपुट जटिल शब्द मान्य संकेत DATAO_IM र DATAO_RE आउटपुटहरूमा उपस्थित वैध आउटपुट जटिल शब्दहरूसँगै हुन्छ।

BUF_READY बाहिर

FFT ताजा डेटा स्वीकार गर्दछ कोरले संकेतलाई जोड दिन्छ जब यो डेटा स्वीकार गर्न तयार हुन्छ। कोर मेमोरी पूर्ण नभएसम्म सिग्नल सक्रिय रहन्छ। अर्को शब्दमा, संकेत POINTS जटिल इनपुट s सम्म सक्रिय रहन्छamples लोड छन्।

OUTP_READY बाहिर

FFT परिणामहरू तयार छन् FFT परिणामहरू पढ्नको लागि रूपान्तरित डाटा प्राप्तकर्ताको लागि तयार हुँदा कोरले सङ्केतलाई जोड दिन्छ। रूपान्तरित डाटा फ्रेम पढ्ने क्रममा सिग्नल सक्रिय रहन्छ। सामान्यतया यो POINTS घडी अन्तरालहरूको लागि रहन्छ जबसम्म READ_OUTP सङ्केत रद्द गरिएको छैन।

SCALE_EXP

बाहिर

तल्ला [लग२ ( छत(लग२(पोइन टीएस)))]+१

सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग एक्सपोनन्ट यो वैकल्पिक आउटपुट SCALE_EXP_ON प्यारामिटर सेट गरेर सक्षम गर्न सकिन्छ। आउटपुट सक्षम गर्न सकिन्छ जब कोर सशर्त ब्लक फ्लोटिंग-पोइन्ट स्केलिंग मोडमा हुन्छ (प्यारामिटर SCALE = 0)।

PONG CLK

बाहिर

इनपुट मेमोरी बफरको पोंग बैंक FFT इन्जिनले काम गर्ने इन-प्लेस मेमोरीको रूपमा प्रयोग गरिरहेको छ। यो वैकल्पिक संकेत बफर गरिएको कन्फिगरेसनमा मात्र मान्य छ।
घडी राइजिङ एज सक्रिय कोर मास्टर घडी

SLOWCLK

NGRST

ट्विडल LUT प्रारम्भिकरणको लागि कम फ्रिक्वेन्सी राइजिङ-एज घडी संकेत, यो कम्तिमा CLK फ्रिक्वेन्सीको आठ गुणाले विभाजित हुनुपर्छ।
एसिन्क्रोनस रिसेट सक्रिय-कम

महत्त्वपूर्ण: अन्यथा निर्दिष्ट नगरेसम्म सबै संकेतहरू सक्रिय-उच्च (तर्क 1) छन्।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

2.2
2.2.1

FFT स्ट्रिमिङ
स्ट्रिमिङ FFT GUI कन्फिगरेबल नेटिभ इन्टरफेस वा AXI4 स्ट्रिमिङ इन्टरफेससँग उपलब्ध छ।

कन्फिगरेसन प्यारामिटरहरू CoreFFT मा RTL कोड कन्फिगर गर्नका लागि प्यारामिटरहरू (Verilog) वा जेनेरिक (VHDL) छन्। निम्न तालिकाले यी प्यारामिटरहरू र जेनेरिकहरू वर्णन गर्दछ। सबै प्यारामिटरहरू र जेनेरिकहरू पूर्णांक प्रकारहरू हुन्।
तालिका २-३। CoreFFT स्ट्रिमिङ वास्तुकला प्यारामिटर विवरण

प्यारामिटर नाम FFT_SIZE

मान्य दायरा पूर्वनिर्धारित
१६, ३२, ६४, १२८, २५६ २५६, ५१२, १०२४, २०४८ र ४०९६

विवरण
आकार बिन्दुहरू रूपान्तरण गर्नुहोस् कोरले FFT_SIZE जटिल s समावेश गर्ने प्रत्येक फ्रेमसँग जटिल डेटाको फ्रेमहरू प्रशोधन गर्दछ।ampलेस। रूपान्तरित डाटा फ्रेमहरू एउटै साइजका हुन्छन्।

NATIV_AXI4

० - ८

IP को इन्टरफेस चयन

· ० - नेटिभ इन्टरफेस

· १ – AXI1 स्ट्रिमिङ इन्टरफेस

यो स्ट्रिमिङ वास्तुकलाको लागि मात्र उपलब्ध छ

SCALE_ON

० - ८

1 - कन्फिगर योग्य स्केल तालिका सक्षम गर्नुहोस्

जब विकल्प सक्षम हुन्छ, कोरले कन्फिगर योग्यलाई लागू गर्दछ

स्केल कारक, SCALE_SCH हरेक पुतली पछि।

० - अनस्केल मोड

SCALE_SCH

स्केल तालिका

यदि SCALE_ON प्यारामिटर 1 बराबर छ भने, SCALE_SCH प्रयोग गरिन्छ

प्रत्येक प्रशोधनको लागि स्केलिंग कारक परिभाषित गर्नुहोस्tage.

DATA_BITS TWID_BITS अर्डर

- - 8 - - 32 - -।

वास्तविक वा काल्पनिक भागहरूको डेटा बिट चौडाइ इनपुट गर्नुहोस्।

यसको वास्तविक वा काल्पनिक भागहरूको ट्विडल कारक बिट चौडाइ।

०: बिट-रिभर्स अर्डरमा आउटपुट डाटा

1: सामान्य क्रममा आउटपुट डाटा

URAM_MAXDEPTH ०, ४, ८, १६, ३२, ० ६४, १२८, २५६, ५१२

SmartFusion2, IGLOO2, RTG4, PolarFire, वा PolarFire SoC भागहरूमा उपलब्ध माइक्रो-RAM मार्फत कार्यान्वयन गरिने सबैभन्दा ठूलो RAM गहिराइ। जब प्रयोगकर्ता-चयन गरिएको रूपान्तरण साइज POINTS को लागि आवश्यक RAM गहिराई URAM_MAXDEPTH नाघ्छ, ठूला LSRAM ब्लकहरू प्रयोग गरिन्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

………..जारी
प्यारामिटर नाम
AXI4S_IN_DATA नोट: वास्तविक र काल्पनिक इनपुट डेटा को लागि 0 को प्याडिङ व्याख्या गर्दछamples जब NATIV_AXI4 = 1

मान्य दायरा 8,16,24,32

पूर्वनिर्धारित 24

विवरण
यो आन्तरिक रूपमा उत्पन्न प्यारामिटर हो, प्रयोगकर्ताको लागि पहुँच योग्य छैन। यो इनपुट डेटा को व्याख्या गर्न प्रयोग गरिन्छampलेस AXI4 स्ट्रिमिङ इन्टरफेस सुविधाको लागि बाइट सीमानाहरूको सन्दर्भमा। AXI4S_IN_DATA आकार निम्नानुसार परिभाषित:
1. यदि DATA_BITS = 8 तब AXI4S_IN_DATA= 8, इनपुट डाटाको लागि कुनै प्याडिङ आवश्यक पर्दैन।ampलेस
2. यदि 8 < DATA_BITS < 16 छ भने AXI4S_IN_DATA = 16, इनपुट डेटा sampवास्तविक र काल्पनिक डेटा दुवैको लागि MSB स्थितिमा ० को 16 (DATA_BITS) सँग प्याडिङ हुनुपर्छ।amples पठाउनु अघि
3. यदि 16 < DATA_BITS < 24 छ भने AXI4S_IN_DATA = 24, इनपुट डेटा sampवास्तविक र काल्पनिक डेटा दुवैको लागि MSB स्थितिमा ० को 24 (DATA_BITS) सँग प्याडिङ हुनुपर्छ।amples पठाउनु अघि
4. यदि 24 < DATA_BITS < 32 छ भने AXI4S_IN_DATA = 32, इनपुट डेटा sampवास्तविक र काल्पनिक डेटा दुवैको लागि MSB स्थितिमा ० को 32 (DATA_BITS) सँग प्याडिङ हुनुपर्छ।amples पठाउनु अघि
नोट: प्याडिङ MSB बाट सुरु हुनुपर्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

……….. निरन्तर प्यारामिटर नाम

मान्य दायरा

AXI4S_OUT_DATA 8,16,24,32, 40 नोट: वास्तविक र काल्पनिक आउटपुट डेटा को लागि 0 को प्याडिङ व्याख्या गर्दछamples जब NATIV_AXI4 = 1

पूर्वनिर्धारित 24

विवरण
यो आन्तरिक रूपमा उत्पन्न प्यारामिटर हो, प्रयोगकर्ताको लागि पहुँच योग्य छैन। यो आउटपुट डाटा को व्याख्या गर्न प्रयोग गरिन्छampलेस AXI4 स्ट्रिमिङ इन्टरफेस सुविधाको लागि बाइट सीमानाहरूको सन्दर्भमा। AXI4S_OUT_DATA आकार निम्नानुसार परिभाषित:
जब SCALE_ON = 0, त्यसपछि आउटपुट sample साइज STREAM_DATAO_BITS = DATA_BITS+ceil_log2 (FFT_SIZE) + 1 हो
जब SCALE_ON = 1, त्यसपछि आउटपुट sample साइज STREAM_DATAO_BITS = DATA_BITS हो
1. यदि STREAM_DATAO_BITS = 8 छ भने AXI4S_OUT_DATA = 8, आउटपुट डाटाको लागि कुनै प्याडिङ थपिएको छैन।ampलेस
2. यदि 8 < STREAM_DATAO_BITS < 16 त्यसपछिAXI4S_OUT_DATA= 16, आउटपुट डाटाamples MSB स्थितिमा 16 - (STREAM_DATAO_BITS) ० को साथ प्याड गरिएको छ, वास्तविक र काल्पनिक डेटा दुवैको लागिamples फ्रेमिङ अघि
3. यदि 16 < STREAM_DATAO_BITS < 24 त्यसपछिAXI4S_OUT_DATA = 24, आउटपुट डेटा samples MSB स्थितिमा 24 - (STREAM_DATAO_BITS) ० को साथ प्याड गरिएको छ, वास्तविक र काल्पनिक डेटा दुवैको लागिamples फ्रेमिङ अघि
4. यदि 24 < STREAM_DATAO_BITS < 32 त्यसपछिAXI4S_OUT_DATA = 32, आउटपुट डेटा sampलेस MSB स्थितिमा 32 को 0-(STREAM_DATAO_BITS) सँग प्याड गरिएको छ, वास्तविक र काल्पनिक डेटा दुवैको लागिamples फ्रेमिङ अघि
5. यदि 32 < STREAM_DATAO_BITS < 40 त्यसपछिAXI4S_OUT_DATA = 40, आउटपुट डेटा samples MSB स्थितिमा 40 को 0 - (STREAM_DATAO_BITS) सँग प्याड गरिएको छ, वास्तविक र काल्पनिक डेटा दुवैको लागिamples फ्रेमिङ अघि
नोट: प्याडिङ MSB बाट सुरु हुनुपर्छ।

2.2.2

पोर्टहरू निम्न तालिकाले स्ट्रिमिङ CoreFFT म्याक्रोको लागि पोर्ट संकेतहरू वर्णन गर्दछ।
तालिका 2-4। स्ट्रिमिङ FFT I/O सिग्नल विवरणहरू

पोर्ट नाम CLK SLOWCLK
CLKEN

इन/आउट इन इन
In

पोर्ट चौडाइ, बिट विवरण

बढ्दो किनारा घडी संकेत

ट्विडल LUT को लागि कम आवृत्ति राइजिङ-एज घडी संकेत

प्रारम्भिकरण, यो कम्तिमा CLK को चार गुणाले विभाजित हुनुपर्छ

आवृत्ति।

वैकल्पिक घडी सक्षम संकेत

सङ्केत डि-एसर्ट गरेपछि, कोरले वैध उत्पादन गर्न रोक्छ

परिणामहरू

NGRST

RST

NATIV_AXI4 = 1 हुँदा पोर्टहरू उपलब्ध छन्

एसिन्क्रोनस रिसेट संकेत सक्रिय-कम। वैकल्पिक सिंक्रोनस रिसेट संकेत सक्रिय-उच्च।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

………..जारी

पोर्ट नाम

भित्र/बाहिर

AXI4_S_DATAI_ TVALID मा

AXI4_S_DATAI_ TREADY आउट
AXI4_S_TDATAI मा

AXI4_S_TLASTI मा
AXI4_M_DATAO आउट _TVALID

AXI4_M_DATAO _TREADY मा

AXI4_M_TDATA आउट O

AXI4_M_TLAST आउट O
AXI4_S_CONFIG I_TVALID मा

AXI4_S_

बाहिर

कन्फिगी

_TREADY

AXI4_S_CONFIG I मा

AXI4_M_CONFI आउट GO_TVALID
AXI4_M_CONFI GO _TREADY मा

पोर्ट चौडाइ, बिट विवरण

बाह्य स्रोतबाट कोरमा AXI4 स्ट्रिम डाटा मान्य इनपुट

डाटा उपलब्धता संकेत गर्दछ। यसले कोरको START को रूपमा कार्य गर्दछ।

नोट: थप जानकारीको लागि START पोर्ट विवरण पढ्नुहोस्।

AXI4 स्ट्रिम डेटा बाह्य स्रोतको लागि तयार छ

तथ्याङ्क स्वीकार गर्ने कोर तयारीलाई संकेत गर्दछ

(९६९४६ *

AXI4 स्रोतबाट कोरमा डेटा इनपुट स्ट्रिम गर्नुहोस्।

AXI4S_IN_DATA) वास्तविक डाटा (DATAI_RE) समावेश गर्दछ 0's र काल्पनिक

(DATAI_IM) डाटा तदनुसार ० को साथ प्याड गरियो।

पछिल्लो डाटा को प्रसारण संकेत गर्दछampबाह्य बाट

स्रोत।

AXI4 स्ट्रिम डाटा प्रापकमा मान्य आउटपुट कोर तयार छ संकेत गर्दछ

रूपान्तरित डाटा पठाउन। यसले कोरको DATAO_VALID को रूपमा कार्य गर्दछ।

नोट: थपको लागि DATAO_VALID पोर्ट विवरण पढ्नुहोस्

जानकारी।

AXI4 स्ट्रिम डेटा रिसीभरबाट तयार छ

बाह्य रिसीभर तयारी संकेत गर्नुहोस्

कोर कार्यक्षमताको लागि यो सधैं 1 हुनुपर्छ

(2 * AXI4S_OUT_DA TA)

AXI4 स्ट्रिम डाटा रिसीभरमा बाहिर।
रूपान्तरित वास्तविक डाटा (DATAO_RE) 0's सँग प्याड गरिएको र काल्पनिक डाटा (DATAO_IM) तदनुसार 0 को साथ प्याड गरिएको छ।

पछिल्लो रूपान्तरित डाटा को प्रसारण संकेत गर्दछampले बाट

बाह्य स्रोतबाट मूलमा मान्य इनपुट

कन्फिगरेसन डाटा उपलब्धता संकेत गर्दछ

को कोर तयारी संकेत गर्न बाह्य स्रोतको लागि तयार

कन्फिगरेसन डाटा स्वीकार गर्दै।

स्रोतबाट कोर र स्रोतमा कन्फिगरेसन डेटा इनपुट

डाटा ट्रान्समिट गर्नु अघि IP कन्फिगर गर्नुपर्छampलेस। यो

निम्न कन्फिगरेसन जानकारी समावेश गर्दछ:

· Bit0 - INVERSE (जब बिट उच्च हुन्छ, कोरले निम्न डेटा फ्रेमको इन्भर्स FFT गणना गर्दछ, अन्यथा FFT फर्वार्ड गर्नुहोस्)

· Bit1 - रिफ्रेश (सम्बन्धित RAM ब्लकहरूमा ट्विडल गुणांक LUTs पुन: लोड गर्नुहोस्)

प्राप्तकर्तालाई स्थिति डाटा वैध आउटपुट

संकेत कोर रूपान्तरित डाटा पठाउन तयार छ

प्राप्तकर्ताबाट स्थिति डेटा तयार छ

बाह्य रिसीभरको तयारीलाई संकेत गर्दछ।

कोर कार्यक्षमताको लागि यो सधैं 1 हुनुपर्छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस

………..जारी

पोर्ट नाम

भित्र/बाहिर

AXI4_M_CONFI आउट GO

पोर्ट चौडाइ, बिट विवरण

प्राप्तकर्तालाई स्थिति डेटा बाहिर

यसले निम्न स्थिति जानकारी समावेश गर्दछ:

Bit0 – OVFLOW_FLAG (अंकगणित ओभरफ्लो झण्डा, FFT/IFFT गणना ओभरफ्लो भएमा CoreFFT झण्डालाई जोड दिन्छ। कोरले ओभरफ्लो पत्ता लगाउने बित्तिकै झण्डा सुरु हुन्छ। हालको आउटपुट डेटा फ्रेम समाप्त हुँदा झण्डा समाप्त हुन्छ)

NATIV_AXI4=0 हुँदा पोर्टहरू उपलब्ध छन्

DATAI_IM

DATA_BITS

DATAI_RE

DATA_BITS

START

काल्पनिक इनपुट डेटा रूपान्तरण गर्न।
वास्तविक इनपुट डाटा रूपान्तरण गर्न।
रूपान्तरण सुरु संकेत
पहिलो s क्षणलाई संकेत गर्दछampN जटिल s को इनपुट डेटा फ्रेमको leampलेस कोरमा प्रवेश गर्दछ।
अघिल्लो इनपुट डेटा फ्रेम पूरा नभएको बेला START आउँछ भने, संकेतलाई बेवास्ता गरिनेछ।

उल्टो

उल्टो रूपान्तरण जब सिग्नललाई जोड दिइन्छ, कोरले निम्न डेटा फ्रेमको उल्टो FFT गणना गर्छ, अन्यथा FFT फर्वार्ड गर्छ।

रिफ्रेस गर्नुहोस्

DATAO_IM

बाहिर

DATAO_RE

बाहिर

OUTP_READY बाहिर

1
DATA_BITS DATA_BITS १

सम्बन्धित RAM ब्लकहरूमा ट्विडल गुणांक LUTs पुन: लोड गर्दछ।
काल्पनिक आउटपुट डाटा
वास्तविक आउटपुट डाटा
FFT नतिजाहरू तयार छन् जब यो N FFT'ed डेटाको फ्रेम आउटपुट गर्न लागिरहेको छ कोरले संकेतलाई जोड दिन्छ। संकेतको चौडाइ एक घडी अन्तराल हो।

DATAO_VALID आउट

आउटपुट फ्रेम मान्य छ
मान्य आउटपुट डाटा फ्रेम संग। एक पटक सुरु भएपछि, संकेत N घडी चक्र सम्म रहन्छ।
यदि इनपुट डेटा फ्रेमहरू बीचमा कुनै अन्तर बिना निरन्तर आउँदैछ भने, DATAO_VALID एक पटक सुरु भएपछि अनिश्चित कालसम्म रहनेछ।

OVFLOW_FLAG बाहिर

यदि FFT/IFFT गणना ओभरफ्लो हुन्छ भने अंकगणित ओभरफ्लो फ्ल्याग CoreFFT झण्डालाई जोड दिन्छ। कोरले ओभरफ्लो पत्ता लगाउने बित्तिकै झण्डा सुरु हुन्छ। हालको आउटपुट डाटा फ्रेम समाप्त हुँदा झण्डा समाप्त हुन्छ।

RFS

बाहिर

सुरुको लागि अनुरोध कोरले अर्को इनपुट डेटा फ्रेमको लागि तयार हुँदा संकेतलाई जोड दिन्छ। कोर अर्को फ्रेमको लागि तयार हुने बित्तिकै संकेत सुरु हुन्छ। संकेत समाप्त हुन्छ जब कोर अनुरोध गरिएको START संकेत प्राप्त गर्दछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
इन्टरफेस
महत्त्वपूर्ण: अन्यथा निर्दिष्ट नगरेसम्म सबै संकेतहरू सक्रिय-उच्च (तर्क 1) छन्।

2.2.3

AXI4 स्ट्रिमिङ इन्टरफेसको लागि इनपुट/आउटपुट डेटा फ्रेम ढाँचा AXI4 स्ट्रिमिङ इन्टरफेस चयन गर्दा, इनपुट र आउटपुट डेटा फ्रेमहरू क्यास्केड गरिएको वास्तविक र काल्पनिक डेटाको रूपमा उपलब्ध हुन्छन्, डेटाहरूamples लाई पहिले AXI4 स्ट्रिमिङको लागि बाइट सीमाहरू मिलाउन शून्यसँग प्याड गरिएको छ।
पूर्वका लागिample, DATA_BITS of 26, निकटतम बाइट सीमा 32 हो, त्यसैले वास्तविक र काल्पनिक डाटाको लागि छ 0s जोड्न आवश्यक छ।ampAXI4 स्ट्रिमिङ I/O डाटा फ्रेम गर्न क्यास्केडिङ अघि
तालिका 2-5। AXI4 स्ट्रिमिङ इन्टरफेस I/O डाटा फ्रेम ढाँचा

बिट्स: ६३…५८ ० को प्याडिङ

बिट्स: ५७…३२ काल्पनिक डाटा

बिट्स: 31..26 0 को प्याडिङ

बिट्स: 25...0 वास्तविक डाटा

सुझाव: तालिका २-३ मा शून्य प्याडिङका लागि AXI4S_IN_DATA र AXI4S_OUT_DATA प्यारामिटर विवरण हेर्नुहोस्।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
समय रेखाचित्र
3. समय रेखाचित्र
यो खण्डले CoreFFT को समय रेखाचित्र वर्णन गर्दछ।
3.1 इन-प्लेस FFT
जब इन-प्लेस FFT ले BUF_READY सिग्नललाई जोड दिन्छ, डाटा स्रोतले डाटा आपूर्ति गर्न थाल्छ।ampरूपान्तरण गर्न सकिन्छ। इनपुट डेटाको काल्पनिक र वास्तविक भागहरूample एकै साथ आपूर्ति गर्नुपर्छ र वैधता बिट DATAI_VALID सँगसँगै हुनुपर्छ। डाटा स्रोतले s आपूर्ति गर्न सक्छample प्रत्येक घडी चक्रमा वा मनमानी ढिलो दरमा (चित्र 3-1 हेर्नुहोस्)। FFT मोड्युलले N-इनपुट प्राप्त गरेपछिampलेस, यसले BUF_READY सिग्नललाई कम गर्छ। FFT इन्जिनले डेटा तयार भएपछि स्वचालित रूपमा प्रशोधन गर्न थाल्छ। न्यूनतम मेमोरी कन्फिगरेसनमा, डाटा लोडिङ पूरा भएपछि प्रोसेसिङ चरण तुरुन्तै सुरु हुन्छ। बफर गरिएको कन्फिगरेसनमा, FFT इन्जिनले अघिल्लो डाटा बर्स्ट प्रक्रिया नभएसम्म पर्खन सक्छ। त्यसपछि, इन्जिन स्वतः सुरु हुन्छ। निम्न चित्रले इनपुट डाटाको लोडिङ देखाउँछ। चित्र ३-१। इनपुट डेटा लोड गर्दै
रूपान्तरण पूरा गरेपछि, FFT मोड्युलले OUTP_READY सङ्केतलाई जोड दिन्छ र FFT परिणामहरू उत्पन्न गर्न थाल्छ। आउटपुट को काल्पनिक र वास्तविक भागहरूampलेस DATAO_IM र DATAO_RE मल्टिबिट आउटपुटहरूमा एकैसाथ देखा पर्दछ। प्रत्येक आउटपुट sample DATAO_VALID बिटको साथमा छ। डाटा रिसीभरले प्रत्येक घडी चक्रमा वा मनमानी ढिलो दरमा रूपान्तरित डाटा स्वीकार गर्दछ। FFT मोड्युलले डेटा आउटपुट प्रदान गरिरहन्छ जब READ_OUTP संकेत जोडिएको हुन्छ। आउटपुट नियन्त्रण गर्न एसampले दर, रिसीभरले READ_OUTP संकेतलाई आवश्यक परेको बेला डिसेजर्ट गर्नुपर्छ (निम्न चित्रमा देखाइएको छ)। निम्न चित्रले रूपान्तरण डाटा प्राप्त गरेको देखाउँछ। चित्र ३-२। रूपान्तरित डाटा प्राप्त गर्दै

पढ्ने दर नियन्त्रण गर्न READ_OUTP संकेत प्रयोग गर्दा, सम्भावित FFT चक्र वृद्धिलाई विचार गर्न आवश्यक छ। न्यूनतम मेमोरी कन्फिगरेसनमा, पढ्ने (अपलोड) समयको कुनै पनि लम्बाइले FFT चक्र विस्तार गर्दछ चित्र 1-2 हेर्नुहोस्। बफर गरिएको कन्फिगरेसनमा, FFT चक्र बढ्छ जब वास्तविक अपलोड समय "चक्र i को परिणामहरू पढ्नको लागि उपलब्ध" को रूपमा चित्र 1-3 मा देखाइएको समर्पित अन्तराल भन्दा बढी हुन्छ। साथै, बफर गरिएको कन्फिगरेसनमा, आउटपुट बफरले पुरानो परिणामहरू नपढिएको भए तापनि नयाँ FFT नतिजाहरू स्वीकार गर्न थाल्छ, यसरी पुरानाहरूलाई ओभरराइट गर्छ। यस अवस्थामा, कोरले OUTP_READY र DATAO_VALID संकेतहरूलाई तिनीहरू अब मान्य नभएको बेला डिसर्ट गर्दछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
समय रेखाचित्र

3.2
3.2.1

FFT स्ट्रिमिङ
AXI4S इन्टरफेसको लागि, AXI4S इन्टरफेस पोर्टहरूको सञ्चालन नेटिभ इन्टरफेसमा म्याप गरिएको छ। एक देखि एक म्यापिङ को लागी, 2 को पोर्ट मा तालिका 4-2.2 हेर्नुहोस्। FFT स्ट्रिमिङ।
RFS र स्टार्ट कोरले डेटा स्रोतलाई इनपुट डेटाको अर्को फ्रेमको लागि तयार छ भनी थाहा दिनको लागि RFS सङ्केत उत्पन्न गर्छ।ampलेस। यो दाबी गरिसकेपछि, डाटा स्रोतले START सिग्नलको साथ प्रतिक्रिया नगरेसम्म RFS सक्रिय रहन्छ।
एकपटक कोरले START प्राप्त गरेपछि, यसले RFS सङ्केतलाई हटाउँछ र इनपुट डेटा फ्रेम प्राप्त गर्न थाल्छ। N घडी अन्तराल पछि, डाटा फ्रेम रिसेप्शन पूरा भयो, र RFS संकेत फेरि सक्रिय हुन्छ। निम्न चित्रले पूर्व देखाउँछample जब FFT इन्जिनले डेटा स्रोतलाई START सिग्नल आपूर्ति गर्न पर्खन्छ।
चित्र ३-३। RFS START को लागि पर्खिरहेको छ

START सिग्नलको स्थायी सक्रिय मान छ, र कोरले अघिल्लो फ्रेमको अन्त्य पछि अर्को इनपुट फ्रेम प्राप्त गर्न थाल्छ। यो RFS संकेत को लागी डेटा स्रोत को लागी हेर्न को लागी वैकल्पिक छ। यसले कुनै पनि समयमा START संकेतलाई जोड दिन सक्छ, र कोरले जति सक्दो चाँडो अर्को इनपुट फ्रेम स्वीकार गर्न थाल्छ। चित्र 3-3 को अवस्थामा, नयाँ फ्रेम लोडिंग START संकेत पछि तुरुन्तै सुरु हुन्छ। यदि अघिल्लो इनपुट फ्रेम लोड भइरहेको बेला START संकेत आउँछ भने, कोरले फ्रेम समाप्त नभएसम्म पर्खन्छ र त्यसपछि अर्को फ्रेम लोड गर्न थाल्छ। निम्न चित्रले अर्को पूर्व देखाउँछample जहाँ इनपुट डेटा फ्रेमहरू बीचको अन्तर बिना अनिश्चित कालसम्म आउँछ। चित्र ३-४। स्ट्रिमिङ डाटा रूपान्तरण
निम्न चित्रले START सिग्नलले वास्तविक इनपुट फ्रेमलाई एक घडी अन्तरालले नेतृत्व गर्छ देखाउँछ। चित्र ३-५। START ले डाटालाई नेतृत्व गर्छ

3.2.2

OUTP_READY र DATAO_VALID
यी दुई संकेतहरूले FFT परिणामहरू तयार हुँदा डेटा रिसीभरलाई सूचित गर्न सेवा गर्दछ। OUTP_READY घडी चौडा पल्स हो। जब आउटपुट डेटा फ्रेम आउटपुट गर्न को लागी कोर मा जोड दिन्छ। आउटपुट फ्रेम उत्पन्न गर्दा कोरले DATAO_VALID संकेतलाई जोड दिन्छ। DATAO_VALID सङ्केतले OUTP_READY सङ्केतलाई एक घडी अन्तरालले अगाडि बढाउँछ। निम्न चित्रले दुई संकेतहरू र FFTed डाटा फ्रेम बीचको समय सम्बन्ध देखाउँछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

चित्र ३-६। आउटपुट डाटा र ह्यान्डशेक सिग्नलहरू

CoreFFT v8.0
समय रेखाचित्र

स्ट्रिमिङ डेटामा फ्रेमहरू बीच कुनै अन्तर नभएको बेला DATAO_VALID सिग्नल स्थायी रूपमा सक्रिय हुने स्थितिलाई निम्न चित्रले देखाउँछ।
चित्र ३-७। स्ट्रिमिङ आउटपुट डाटा बिना अंतर

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
उपकरण प्रवाह
4. उपकरण प्रवाह
यो खण्डले CoreFFT को उपकरण प्रवाह वर्णन गर्दछ।
Lic लाइसेन्स
CoreFFT लाईसेन्स लक गरिएको छ।
4.2 SmartDesign मा CoreFFT कन्फिगर गर्दै
CoreFFT मार्फत Libero® आईपी क्याटलगमा डाउनलोडको लागि उपलब्ध छ web भण्डार। यो क्याटलगमा सूचीबद्ध भएपछि, कोरलाई SmartDesign प्रवाह प्रयोग गरेर तत्काल गर्न सकिन्छ। SmartDesign परियोजना कसरी सिर्जना गर्ने जान्नको लागि, SmartDesign प्रयोगकर्ता गाइड हेर्नुहोस्। मूल उदाहरण कन्फिगर र उत्पन्न गरेपछि, आधारभूत कार्यक्षमता CoreFFT को साथ आपूर्ति गरिएको परीक्षण बेन्च प्रयोग गरेर सिमुलेट गर्न सकिन्छ। Testbench प्यारामिटरहरू स्वचालित रूपमा CoreFFT कन्फिगरेसनमा समायोजन हुन्छन्। CoreFFT लाई ठूलो डिजाइनको एक घटकको रूपमा इन्स्ट्यान्टियट गर्न सकिन्छ।
महत्त्वपूर्ण: CoreFFT दुवै Libero एकीकृत डिजाइन वातावरण (IDE) र Libero SoC सँग उपयुक्त छ। अन्यथा निर्दिष्ट नभएसम्म, यो कागजातले Libero IDE र Libero SoC दुवै पहिचान गर्न Libero नाम प्रयोग गर्दछ। चित्र ४-१। SmartDesign CoreFFT उदाहरण View
कोर SmartDesign भित्र कन्फिगरेसन ग्राफिकल प्रयोगकर्ता इन्टरफेस (GUI) प्रयोग गरेर कन्फिगर गर्न सकिन्छ। एक पूर्वampSmartFusion2 परिवारको लागि GUI को le निम्न चित्रमा देखाइएको छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

चित्र ४-२। SmartDesign मा CoreFFT कन्फिगर गर्दै

CoreFFT v8.0
उपकरण प्रवाह

4.3 सिमुलेशन प्रवाह
CoreFFT को लागि प्रयोगकर्ता testbench रिलीज मा समावेश छ। यो गर्नको लागि, निम्न चरणहरू गर्नुहोस्: 1. प्रयोगकर्ता टेस्टबेन्च चलाउनको लागि, Libero SoC डिजाइन पदानुक्रम फलकमा CoreFFT इन्स्ट्यान्टिएसनमा डिजाइन रूट सेट गर्नुहोस्। २. Verify Pre-Synthesized Design अन्तर्गत, Libero SoC डिजाइन फ्लो विन्डोमा, सिमुलेटमा दायाँ क्लिक गर्नुहोस्, र त्यसपछि अन्तरक्रियात्मक रूपमा खोल्नुहोस् चयन गर्नुहोस्। यसले ModelSim लाई आह्वान गर्छ र स्वचालित रूपमा सिमुलेशन चलाउँछ।
महत्त्वपूर्ण: कोरको VHDL संस्करण अनुकरण गर्दा, तपाईंले IEEE.NUMERIC_STD पुस्तकालय चेतावनीहरूबाट छुटकारा पाउन सक्नुहुन्छ। त्यसो गर्नको लागि, स्वचालित रूपमा उत्पन्न run.do मा निम्न दुई रेखाहरू थप्नुहोस् file:
· NumericStdNoWarnings -1 सेट गर्नुहोस् · StdArithNoWarnings -1 सेट गर्नुहोस्

4.3.1 4.3.1.1

Testbench CoreFFT प्रमाणित गर्न र परीक्षण गर्न प्रयोग गरिने एकीकृत टेस्टबेन्चलाई प्रयोगकर्ता टेस्टबेन्च भनिन्छ।
प्रयोगकर्ता Testbench निम्न चित्रले testbench को लागि ब्लक रेखाचित्र देखाउँछ। निम्न समीकरणले देखाउँछ कि कसरी सुनौलो व्यवहार FFT मा देखाइएको परिमित परिशुद्धता गणनाहरू लागू गर्दछ।
x(k) = n= 0N-1X(n)e?jnk2?/N

परिचयमा समीकरण 1 वा समीकरण 2, दुवै सुनौलो FFT र CoreFFT समान रूपमा कन्फिगर गरिएका छन् र समान परीक्षण सङ्केत प्राप्त गर्छन्। टेस्टबेन्चले गोल्डेन मोड्युल र वास्तविक CoreFFT को आउटपुट संकेतहरू तुलना गर्दछ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

चित्र ४-३। CoreFFT प्रयोगकर्ता टेस्टबेन्च

CoreFFT v8.0
उपकरण प्रवाह

टेस्टबेन्चले पूर्व प्रदान गर्दछampउत्पन्न FFT मोड्युल कसरी प्रयोग गर्ने भन्ने बारे। टेस्टबेन्च आवश्यकता अनुसार परिमार्जन गर्न सकिन्छ।
४.४ डिजाइन अवरोधहरू
कोर टाइमिङ अपवादहरू चाहिन्छ (अर्थात, गलत मार्ग र बहु चक्र मार्ग) घडी सीमाहरू बीच प्रयोग गरिनु पर्छ। थप गर्न आवश्यक अवरोधहरूको सन्दर्भको लागि, पथबाट CoreFFT.sdc हेर्नुहोस्। /component/Actel/DirectCores/CoreFFT/ /constraints/ CoreFFT.sdc।
4.5 Libero SoC मा संश्लेषण
चयन गरिएको कन्फिगरेसनको संश्लेषण चलाउन, निम्न चरणहरू गर्नुहोस्: 1. कन्फिगरेसन GUI मा उपयुक्त रूपमा डिजाइन रूट सेट गर्नुहोस्। 2. कार्यान्वयन डिजाइन अन्तर्गत, डिजाइन फ्लो ट्याबमा, सिन्थेसाइजमा दायाँ क्लिक गर्नुहोस् र रन चयन गर्नुहोस्।
4.6 Libero SoC मा स्थान र मार्ग
डिजाइन रूट उचित रूपमा सेट गरेपछि र सिन्थेसिस चलाउनुहोस्। डिजाइन फ्लो ट्याबमा कार्यान्वयन डिजाइन अन्तर्गत, प्लेस र रुटमा दायाँ क्लिक गर्नुहोस् र रन क्लिक गर्नुहोस्।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
प्रणाली एकीकरण
२. प्रणाली एकीकरण
यो खण्ड एक पूर्व प्रदान गर्दछample जसले CoreFFT को एकीकरण देखाउँछ।
5.1 इन-प्लेस FFT
निम्न चित्र एक पूर्व देखाउँछampकोर प्रयोग गर्न को लागी। जब इन-प्लेस FFT ले BUF_READY सिग्नललाई जोड दिन्छ, डाटा स्रोतले डाटा आपूर्ति गर्न थाल्छ।ampरूपान्तरण गर्न सकिन्छ। इनपुट डेटाको काल्पनिक र वास्तविक भागहरूample एकै साथ आपूर्ति गर्नुपर्छ र वैधता बिट-DATAI_VALID सँगसँगै हुनुपर्छ। डाटा स्रोतले s आपूर्ति गर्न सक्छample प्रत्येक घडी चक्रमा वा मनमानी ढिलो दरमा (चित्र 3-1 हेर्नुहोस्)। FFT मोड्युलले N-इनपुट प्राप्त गरेपछिampलेस, यसले BUF_READY सिग्नललाई कम गर्छ। चित्र ५-१। उदाampइन-प्लेस FFT प्रणालीको le

FFT इन्जिनले डेटा तयार भएपछि स्वचालित रूपमा प्रशोधन गर्न थाल्छ। न्यूनतम मेमोरी कन्फिगरेसनमा, डाटा लोडिङ पूरा भएपछि प्रोसेसिङ चरण तुरुन्तै सुरु हुन्छ। बफर गरिएको कन्फिगरेसनमा, FFT इन्जिनले अघिल्लो डाटा बर्स्ट प्रक्रिया नभएसम्म पर्खन सक्छ। त्यसपछि इन्जिन स्वतः सुरु हुन्छ।
5.2 FFT स्ट्रिमिङ
कोरले प्रत्येक घडी चक्रमा आउने डाटामा FFT अगाडि प्रदर्शन गर्दछ। डाटा स्रोतले डाटा आपूर्ति गरिरहन्छ जबकि डाटा रिसीभरले लगातार FFT-ed परिणामहरू प्राप्त गर्दछ र आवश्यक भएमा ओभरफ्लो फ्ल्यागलाई निगरानी गर्दछ। वैकल्पिक इनपुट START सिग्नल र आउटपुट RFS संकेत प्रयोग गर्न सकिन्छ यदि डेटा फ्रेमहरूको प्रशोधन आवश्यक छ। डेटा स्रोतले अर्को फ्रेमको सुरुमा चिन्ह लगाउन START संकेत उत्पन्न गर्छ, र डाटा रिसीभरले आउटपुट फ्रेमको सुरुवात चिन्ह लगाउन RFS संकेत प्रयोग गर्दछ। स्ट्रिमिङ CoreFFT ले अनन्त जटिल डाटा स्ट्रिमहरू प्रशोधन गर्न सक्छ, जस्तै निम्न चित्रमा देखाइएको छ।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

चित्र ५-५। उदाहरणampस्ट्रिमिङ FFT प्रणालीको ले

CoreFFT v8.0
प्रणाली एकीकरण

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट ए: इन-प्लेस FFT उपकरण उपयोग ...

6. परिशिष्ट A: इन-प्लेस FFT यन्त्रको उपयोग र प्रदर्शन
तालिका 6-1 र तालिका 6-2 ले विभिन्न स्थानमा FFT आकार र डेटा चौडाइहरूको लागि उपयोग र प्रदर्शन देखाउँछ। संख्याहरू तालिका 6-3 मा सूचीबद्ध कन्फिगरेसनबाट प्राप्त गरिएको थियो।
तालिका ६-१। इन-प्लेस FFT SmartFusion6 M1S2 यन्त्रको उपयोग र प्रदर्शन (न्यूनतम मेमोरी कन्फिगरेसन)

कोर प्यारामिटरहरू

कपडा स्रोत उपयोग

ब्लकहरू

प्रदर्शन

अंक २५६

चौडाइ 18

DFF १.५

४ LUT १२४५

कुल २१

LSRAM MACC

घडी दर
328

FFT समय (हरू)
3.3

512

1262

1521

2783

321

7.4

1024

1299

2029

3328

310

16.8

4096

1685

4190

5875

288

85.7

तालिका ६-२। इन-प्लेस FFT SmartFusion6 M2S2 उपकरण उपयोगिता र प्रदर्शन (बफर कन्फिगरेसन)

कोर प्यारामिटरहरू

POINTS चौडाई

256

512

1024

4096

कपडा स्रोत उपयोग

DFF

4LUT

कुल

1487

1558

3045

1527

1820

3347

1579

2346

3925

2418

4955

7372

ब्लक LSRAM 7 7 7 28

MACC 4 4 4 4

प्रदर्शन

घडी दर FFT समय (हरू)

328

3.3

321

7.4

310

16.8

281

87.8

सुझाव: · तालिका 6-1 र तालिका 6-2 मा डेटा विशिष्ट संश्लेषण सेटिङहरू प्रयोग गरेर प्राप्त गरियो। Synplify आवृत्ति (MHz) 500 मा सेट गरिएको थियो
· उपयोग नम्बरहरू Libero v12.4 प्रयोग गरेर प्राप्त गरिन्छ र नयाँ संशोधनहरूसँग सम्भावित क्षेत्र र कार्यसम्पादन सुधार हुन सक्छ।
· संश्लेषण सेटिङहरूमा, ROM कम्पोनेन्टहरूलाई तर्कमा म्याप गरिन्छ र उच्च गतिको लागि RAM अनुकूलन म्याप गरिन्छ।
· लेआउट सेटिङहरू निम्नानुसार थिए:
डिजाइनर ब्लक सिर्जना सक्षम गरियो
उच्च प्रयास लेआउट सक्षम गरियो
· देखाइएको FFT समय परिवर्तन समय मात्र प्रतिबिम्बित गर्दछ। यसले डेटा डाउनलोड गर्ने वा परिणाम अपलोड गर्ने समयहरूको लागि खाता गर्दैन

तालिका ६-३। इन-प्लेस FFT PolarFire MPF6 यन्त्रहरूको उपयोग र प्रदर्शन (न्यूनतम मेमोरी कन्फिगरेसन)

कोर प्यारामिटरहरू

कपडा स्रोत उपयोग

अधिकतम घडी

POINTS WIDTH uRAM गहिराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

512

१३०० ५५६ ८१६

415

रूपान्तरण समय (यूएस)
0.6

128

512

१३०० ५५६ ८१६

415

1.2

256

512

३५ ६७ ३५ ६७

415

2.6

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट ए: इन-प्लेस FFT उपकरण उपयोग ...

………..जारी

कोर प्यारामिटरहरू

कपडा स्रोत उपयोग

अधिकतम घडी

POINTS WIDTH uRAM गहिराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

512

१३०० ५५६ ८१६

386

512

१३०० ५५६ ८१६

364

1024 25

१३०० ५५६ ८१६

369

4096 18

१३०० ५५६ ८१६

352

4096 25

१३०० ५५६ ८१६

339

16384 18

१३०० ५५६ ८१६

296

16384 25

१३०० ५५६ ८१६

325

रूपान्तरण समय (यूएस)
१ २ ३ ४५ ६ ७ ८९

तालिका ६-४। इन-प्लेस FFT PolarFire MPF6 यन्त्र उपयोग र प्रदर्शन (बफर कन्फिगरेसन)

कोर प्यारामिटरहरू

कपडा स्रोत उपयोग

अधिकतम घडी

POINTS WIDTH uRAM गहिराई 4 LUT DFF uRAM LSRAM MACC आवृत्ति

रूपान्तरण समय (यूएस)

512

३५ ६७ ३५ ६७

351

0.7

256

512

३५ ६७ ३५ ६७

351

3.1

512

३५ ६७ ३५ ६७

351

6.8

1024 18

512

३५ ६७ ३५ ६७

278

18.7

16384 18

१३०० ५५६ ८१६

126

335

342

सुझाव: · तालिका 6-3 र तालिका 6-4 मा डेटा विशिष्ट Libero SoC उपकरण सेटिङहरू प्रयोग गरेर प्राप्त गरियो। समय बाधा 400 MHz मा सेट गरिएको थियो
· उपयोग नम्बरहरू Libero v12.4 प्रयोग गरेर प्राप्त गरिन्छ र नयाँ संशोधनहरूसँग सम्भावित क्षेत्र र कार्यसम्पादन सुधार हुन सक्छ।
· संश्लेषण सेटिङहरूमा, ROM कम्पोनेन्टहरूलाई तर्कमा म्याप गरिन्छ र उच्च गतिको लागि RAM अनुकूलन म्याप गरिन्छ।
· समय-संचालित उच्च प्रयास लेआउटको लागि स्थान र मार्ग सेट गरिएको थियो
· FFT समय परिवर्तन समय मात्र प्रतिबिम्बित गर्दछ। यसले डेटा डाउनलोड गर्ने वा परिणाम अपलोड गर्ने समयहरूको लागि खाता गर्दैन

महत्त्वपूर्ण: PolarFire SoC परिवारको लागि FPGA स्रोतहरू र प्रदर्शन डेटा PolarFire परिवार जस्तै छ।

तालिका ६-५। इन-प्लेस FFT उपयोग र प्रदर्शन कन्फिगरेसन प्यारामिटर INVERSE SCALE SCALE_EXP_ON HDL प्रकार

मान 0 0 0 Verilog

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट B: स्ट्रिमिङ FFT उपकरण उपयोग...

7. परिशिष्ट B: स्ट्रिमिङ FFT उपकरण उपयोग र प्रदर्शन
निम्न तालिकाहरूले विभिन्न प्रकारका स्ट्रिमिङ FFT कन्फिगरेसनहरूको लागि उपयोग र कार्यसम्पादनलाई सूचीबद्ध गर्दछ।
तालिका ७-१। स्ट्रिमिङ FFT SmartFusion7 M1S2T गति ग्रेड -2

कोर प्यारामिटरहरू

स्रोत उपयोग

ब्लकहरू

घडी दर

FFT_SIZE DATA_BITS TWID_BITS अर्डर DFF 4LUT कुल LSRAM uRAM MACC

उल्टो 2198 1886 4084 0

241

सामान्य 1963 1600 3563 0

241

उल्टो 3268 2739 6007 0

225

उल्टो 3867 3355 7222 0

217

128

उल्टो 4892 4355 9247 5

216

256

उल्टो 5510 5302 10812 7

229

256

सामान्य 5330 5067 10406 3

229

256

उल्टो 8642 7558 16200 8

223

512

उल्टो 6634 6861 13495 10

228

512

उल्टो 9302 8862 18164 12

228

1024

उल्टो 10847 11748 22595 17

225

1024

उल्टो 11643 12425 24068 19

221

सुझाव: · uRAM अधिकतम गहिराई 64 मा सेट गरिएको थियो
· उपयोग नम्बरहरू Libero v12.4 प्रयोग गरेर प्राप्त गरिन्छ, र नयाँ संशोधनहरूसँग सम्भावित क्षेत्र र कार्यसम्पादन सुधार हुन सक्छ।
· संश्लेषण सेटिङहरूमा, ROM कम्पोनेन्टहरूलाई तर्कमा म्याप गरिन्छ र उच्च गतिको लागि RAM अप्टिमाइजेसन म्याप गरिन्छ। Synplify आवृत्ति 500 मा सेट गरिएको थियो
· लेआउट उच्च प्रयास मोड सेट गरिएको थियो

तालिका ७-२। स्ट्रिमिङ FFT PolarFire MPF7 स्पीड ग्रेड -2

कोर प्यारामिटरहरू
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM अर्डर गहिराई

स्रोत उपयोग

घडी

4LUT DFF uRAM LSRAM MACC दर

256 उल्टो 1306 1593 6

319

256 सामान्य 1421 1700 12 0

319

256 उल्टो 1967 2268 18 0

319

256 उल्टो 2459 2692 15 0

319

128

256 सामान्य 4633 4911 44 0

310

256

बन्द

256 सामान्य 6596 6922 94 0

307

256

512

उल्टो ८१२४ ८०६४ ०

304

उल्टो ८१२४ ८०६४ ०

293

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
परिशिष्ट B: स्ट्रिमिङ FFT उपकरण उपयोग...

………….. जारी कोर प्यारामिटरहरू
FFT_SIZE DATA_BIT TWID_BITS SCALE uRAM अर्डर गहिराई

स्रोत उपयोग

घडी

4LUT DFF uRAM LSRAM MACC दर

1024

उल्टो ८१२४ ८०६४ ०

304

1024

सामान्य १४२८९ १०८१६ ०

307

2048

सामान्य १४२८९ १०८१६ ०

304

2048

उल्टो ८१२४ ८०६४ ०

315

4096

सामान्य १४२८९ १०८१६ ०

305

4096

512 सामान्य 34448 17097 120 48

301

सुझाव: · अघिल्लो तालिकामा डेटा विशिष्ट Libero SoC उपकरण सेटिङहरू प्रयोग गरेर प्राप्त गरिएको थियो। समय बाधा 400 MHz मा सेट गरिएको थियो
· AXI4S इन्टरफेस र नेटिभ इन्टरफेस दुवैको लागि स्ट्रिमिङ आर्किटेक्चरको यन्त्र उपयोग संख्या लगभग समान छ।
· उपयोग नम्बरहरू Libero v12.4 प्रयोग गरेर प्राप्त गरिन्छ, र नयाँ संशोधनहरूसँग सम्भावित क्षेत्र र कार्यसम्पादन सुधार हुन सक्छ।
· संश्लेषण सेटिङहरूमा, ROM कम्पोनेन्टहरूलाई तर्कमा म्याप गरिन्छ र उच्च गतिको लागि RAM अनुकूलन म्याप गरिन्छ।
· समय-संचालित उच्च प्रयास लेआउटको लागि स्थान र मार्ग सेट गरिएको थियो
· PolarFire SoC परिवारको लागि FPGA स्रोतहरू र प्रदर्शन डेटा PolarFire परिवार जस्तै छ

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
संशोधन इतिहास

8. संशोधन इतिहास
संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू संशोधनद्वारा सूचीबद्ध गरिएका छन्, सबैभन्दा हालको प्रकाशनबाट सुरु हुँदै।
तालिका ४-१। संशोधन इतिहास

संशोधन मिति विवरण

08/2022 कागजातको संशोधन C मा, तालिका 6-1, तालिका 6-2, तालिका 6-3, तालिका 6-4, तालिका 7-1, अपडेट गरिएको छ।

र तालिका 7-2।

07/2022 कागजातको संशोधन B मा परिवर्तनहरूको सूची निम्न छ:

· अद्यावधिक गरिएको: तालिका 2-2 2.1.2 मा। पोर्टहरू।

· अद्यावधिक गरिएको: तालिका 2-4 2.2.2 मा। पोर्टहरू।

· अद्यावधिक गरिएको: 4.4। डिजाइन बाधाहरू।

· हटाइयो: "समय बाधाहरू कन्फिगर गर्दै" खण्ड।

07/2022 कागजातको संशोधन A मा परिवर्तनहरूको सूची निम्न छ:

· कागजातलाई माइक्रोचिप टेम्प्लेटमा सारिएको थियो।

· कागजात नम्बर 50003348 बाट DS50200267A मा अद्यावधिक गरिएको थियो।

· निम्न खण्डहरू अद्यावधिक गरिएका छन्:

विशेषताहरूमा तालिका 1।

यन्त्रको उपयोग र प्रदर्शन।

1 मा तालिका 2-1.4.4.2। अनस्केल गरिएको मोड इनपुट बिट चौडाइ सीमाहरू।

1 मा चित्र 7-1.4.4.3। स्केल तालिका प्रविष्ट गर्दै।

1 मा तालिका 3-1.4.4.3। स्केल तालिका प्रविष्ट गर्दै।

2 मा तालिका 3-2.2.1। कन्फिगरेसन प्यारामिटरहरू।

2 मा तालिका 4-2.2.2। पोर्टहरू।

2 मा तालिका 2-2.1.2। पोर्टहरू।

4 मा चित्र 2-4.2। SmartDesign मा CoreFFT कन्फिगर गर्दै।

· निम्न खण्डहरू थपिएका छन्: १.४.३। स्ट्रिमिङ FFT आउटपुट डाटा शब्द क्रम। २.२.३। AXI1.4.3 स्ट्रिमिङ इन्टरफेसको लागि इनपुट/आउटपुट डेटा फ्रेम ढाँचा। ४.३। सिमुलेशन प्रवाह। ४.४। डिजाइन बाधाहरू। ४.५ Libero SoC मा संश्लेषण। ४.६। Libero SoC मा स्थान र मार्ग।
· निम्न खण्डहरू हटाइएका छन्: "समर्थित संस्करण।" "प्राकृतिक आउटपुट अर्डर।"

PolarFire® SoC समर्थन थपियो।

"उत्पादन समर्थन": हटाइयो।

CoreFFT v7.0 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरियो।

CoreFFT v6.4 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरियो।

CoreFFT v6.3 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरियो।

समर्थित परिवार (SAR 47942) सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरियो।

CoreFFT v6.1 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरियो।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
संशोधन इतिहास

…….. जारी संशोधन मिति

विवरण
कागजातको संशोधन ३.० मा भएका परिवर्तनहरूको सूची निम्न छ: · CoreFFT v3.0 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरिएका छन्। · रिलिजले SmartFusion6.0 परिवारको लागि समर्थन थप्छ (इन-प्लेस आर्किटेक्चर मात्र)।
कागजातको संशोधन २.० मा भएका परिवर्तनहरूको सूची निम्न छ: · CoreFFT v2.0 सँग सम्बन्धित परिवर्तनहरू अद्यावधिक गरिएका छन्। · यो रिलीजले अवस्थित इन-प्लेस CoreFFT v5.0 मा नयाँ वास्तुकला थप्छ। · नयाँ वास्तुकलाले स्ट्रिमिङ फर्वार्ड र इन्भर्स FFT लाई समर्थन गर्दछ जसले डाटाको उच्च गति स्ट्रिमलाई रूपान्तरण गर्दछ।
प्रारम्भिक रिलीज।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
माइक्रोचिप FPGA समर्थन
माइक्रोचिप एफपीजीए उत्पादन समूहले ग्राहक सेवा, ग्राहक प्राविधिक समर्थन केन्द्र, ए सहित विभिन्न समर्थन सेवाहरूसँग आफ्ना उत्पादनहरूलाई समर्थन गर्दछ। webसाइट, र विश्वव्यापी बिक्री कार्यालयहरू। ग्राहकहरूलाई समर्थनलाई सम्पर्क गर्नु अघि माइक्रोचिप अनलाइन स्रोतहरू भ्रमण गर्न सुझाव दिइएको छ किनभने यो धेरै सम्भावना छ कि तिनीहरूका प्रश्नहरूको जवाफ पहिले नै दिइसकिएको छ। मार्फत प्राविधिक सहयोग केन्द्रलाई सम्पर्क गर्नुहोस् webwww.microchip.com/support मा साइट। FPGA यन्त्र भाग नम्बर उल्लेख गर्नुहोस्, उपयुक्त केस कोटी चयन गर्नुहोस्, र डिजाइन अपलोड गर्नुहोस् fileप्राविधिक सहयोग केस सिर्जना गर्दा। गैर-प्राविधिक उत्पादन समर्थनको लागि ग्राहक सेवालाई सम्पर्क गर्नुहोस्, जस्तै उत्पादन मूल्य निर्धारण, उत्पादन अपग्रेडहरू, अद्यावधिक जानकारी, अर्डर स्थिति, र प्राधिकरण।
· उत्तर अमेरिकाबाट, 800.262.1060 मा कल गर्नुहोस् · बाँकी संसारबाट, 650.318.4460 मा कल गर्नुहोस् · फ्याक्स, संसारको जुनसुकै ठाउँबाट, 650.318.8044
माइक्रोचिप जानकारी
माइक्रोचिप Webसाइट
माइक्रोचिपले हाम्रो मार्फत अनलाइन समर्थन प्रदान गर्दछ webwww.microchip.com/ मा साइट। यो webसाइट बनाउन प्रयोग गरिन्छ files र जानकारी सजिलै ग्राहकहरु लाई उपलब्ध छ। उपलब्ध सामग्री मध्ये केही समावेश:
· उत्पादन समर्थन डाटा पाना र इरेटा, आवेदन नोटहरू र sample प्रोग्रामहरू, डिजाइन स्रोतहरू, प्रयोगकर्ताको गाइड र हार्डवेयर समर्थन कागजातहरू, नवीनतम सफ्टवेयर रिलीजहरू र अभिलेख गरिएको सफ्टवेयर
सामान्य प्राविधिक समर्थन बारम्बार सोधिने प्रश्नहरू (FAQs), प्राविधिक समर्थन अनुरोधहरू, अनलाइन छलफल समूहहरू, माइक्रोचिप डिजाइन साझेदार कार्यक्रम सदस्य सूची
· माइक्रोचिप उत्पादन चयनकर्ता र अर्डर गाइडहरूको व्यवसाय, नवीनतम माइक्रोचिप प्रेस विज्ञप्ति, सेमिनार र घटनाहरूको सूची, माइक्रोचिप बिक्री कार्यालयहरूको सूची, वितरक र कारखाना प्रतिनिधिहरू
उत्पादन परिवर्तन सूचना सेवा
माइक्रोचिपको उत्पादन परिवर्तन सूचना सेवाले ग्राहकहरूलाई माइक्रोचिप उत्पादनहरूमा अद्यावधिक राख्न मद्दत गर्दछ। कुनै निर्दिष्ट उत्पादन परिवार वा रुचिको विकास उपकरणसँग सम्बन्धित परिवर्तनहरू, अद्यावधिकहरू, संशोधनहरू वा त्रुटिहरू हुँदा सदस्यहरूले इमेल सूचना प्राप्त गर्नेछन्। दर्ता गर्न, www.microchip.com/pcn मा जानुहोस् र दर्ता निर्देशनहरू पालना गर्नुहोस्।
ग्राहक समर्थन
माइक्रोचिप उत्पादनहरूका प्रयोगकर्ताहरूले विभिन्न माध्यमहरू मार्फत सहायता प्राप्त गर्न सक्छन्: · वितरक वा प्रतिनिधि · स्थानीय बिक्री कार्यालय · इम्बेडेड समाधान इन्जिनियर (ESE) · प्राविधिक समर्थन
ग्राहकहरूले समर्थनको लागि आफ्नो वितरक, प्रतिनिधि वा ESE लाई सम्पर्क गर्नुपर्छ। स्थानीय बिक्री कार्यालयहरू पनि ग्राहकहरूलाई मद्दत गर्न उपलब्ध छन्। यस कागजातमा बिक्री कार्यालय र स्थानहरूको सूची समावेश गरिएको छ। मार्फत प्राविधिक सहयोग उपलब्ध छ webसाइटमा: www.microchip.com/support
माइक्रोचिप उपकरण कोड सुरक्षा सुविधा
माइक्रोचिप उत्पादनहरूमा कोड सुरक्षा सुविधाको निम्न विवरणहरू नोट गर्नुहोस्:

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
· माइक्रोचिप उत्पादनहरूले तिनीहरूको विशेष माइक्रोचिप डेटा पानामा समावेश विनिर्देशहरू पूरा गर्दछ। · माइक्रोचिपले आफ्नो उत्पादनको परिवार सुरक्षित हुन्छ भन्ने विश्वास राख्छ, जब उद्देश्यको रूपमा प्रयोग गरिन्छ, सञ्चालन भित्र
विनिर्देशहरू, र सामान्य अवस्थामा। · माइक्रोचिपले यसको बौद्धिक सम्पत्ति अधिकारहरूको आक्रामक रूपमा मूल्याङ्कन गर्दछ र संरक्षण गर्दछ। संहिता उल्लङ्घन गर्ने प्रयास
माइक्रोचिप उत्पादनको सुरक्षा सुविधाहरू सख्त रूपमा निषेधित छ र डिजिटल मिलेनियम प्रतिलिपि अधिकार ऐन उल्लङ्घन हुन सक्छ। · न त माइक्रोचिप न त कुनै अन्य अर्धचालक निर्माताले यसको कोडको सुरक्षाको ग्यारेन्टी गर्न सक्छ। कोड सुरक्षाको मतलब यो होइन कि हामीले उत्पादन "अनब्रेक्बल" छ भनेर ग्यारेन्टी गरिरहेका छौं। कोड सुरक्षा निरन्तर विकसित हुँदैछ। Microchip हाम्रा उत्पादनहरूको कोड सुरक्षा सुविधाहरू निरन्तर सुधार गर्न प्रतिबद्ध छ।
कानूनी सूचना
यो प्रकाशन र यहाँको जानकारी माइक्रोचिप उत्पादनहरूमा मात्र प्रयोग गर्न सकिन्छ, डिजाइन, परीक्षण, र माइक्रोचिप उत्पादनहरू तपाईंको अनुप्रयोगसँग एकीकृत गर्न सहित। कुनै पनि अन्य तरिकामा यो जानकारीको प्रयोगले यी सर्तहरूको उल्लङ्घन गर्दछ। यन्त्र अनुप्रयोगहरू सम्बन्धी जानकारी तपाईंको सुविधाको लागि मात्र प्रदान गरिएको छ र अद्यावधिकहरूद्वारा हटाइएको हुन सक्छ। यो सुनिश्चित गर्न को लागी तपाइँको जिम्मेवारी हो कि तपाइँको आवेदन तपाइँको विशिष्टताहरु संग मिल्छ। थप समर्थनको लागि आफ्नो स्थानीय माइक्रोचिप बिक्री कार्यालयमा सम्पर्क गर्नुहोस् वा, www.microchip.com/en-us/support/ design-help/client-support-services मा थप समर्थन प्राप्त गर्नुहोस्।
यो जानकारी माइक्रोचिप "जस्तो छ" द्वारा प्रदान गरिएको हो। MICROCHIP ले कुनै पनि प्रकारको कुनै प्रतिनिधित्व वा वारेन्टी गर्दैन, चाहे अभिव्यक्त वा निहित, लिखित वा मौखिक, वैधानिक वा अन्यथा, जानकारीसँग सम्बन्धित तर सीमित रूपमा सीमित छैन। गैर-उल्लंघन, व्यापारिकता, र एक विशेष उद्देश्यको लागि फिटनेस, वा यसको अवस्था, गुणस्तर, वा कार्यसम्पादनसँग सम्बन्धित वारेन्टीहरू।
कुनै पनि हालतमा माइक्रोसिप कुनै पनि अप्रत्यक्ष, विशेष, दण्डात्मक, आकस्मिक, वा परिणामात्मक हानि, क्षति, लागत, वा कुनै पनि प्रकारको खर्चको लागि उत्तरदायी हुनेछैन जुन पनि USMEWETUS सम्बन्धी, MICROCHIP लाई सम्भाव्यताको बारेमा सल्लाह दिइएको भए पनि वा क्षतिहरू अनुमानित छन्। कानूनद्वारा अनुमति दिइएको पूर्ण हदसम्म, जानकारी वा यसको प्रयोगसँग सम्बन्धित कुनै पनि हिसाबले सबै दावीहरूमा माइक्रोचिपको पूर्ण दायित्वले शुल्कको रकम भन्दा बढि हुने छैन, यदि कुनै पनि भएमा, जानकारीको लागि माइक्रोचिप।
जीवन समर्थन र/वा सुरक्षा अनुप्रयोगहरूमा माइक्रोचिप यन्त्रहरूको प्रयोग पूर्ण रूपमा क्रेताको जोखिममा हुन्छ, र क्रेता कुनै पनि र सबै क्षतिहरू, दावीहरू, सूटहरू, वा त्यस्ता प्रयोगको परिणामस्वरूप खर्चहरूबाट हानिरहित माइक्रोचिपलाई रक्षा गर्न, क्षतिपूर्ति गर्न र होल्ड गर्न सहमत हुन्छन्। कुनै पनि माइक्रोचिप बौद्धिक सम्पदा अधिकार अन्तर्गत कुनै पनि इजाजतपत्र, अस्पष्ट वा अन्यथा, अन्यथा भनिएको छैन।
ट्रेडमार्कहरू
माइक्रोचिपको नाम र लोगो, माइक्रोचिप लोगो, Adaptec, AVR, AVR लोगो, AVR Freaks, BesTime, BitCloud, CryptoMemory, CryptoRF, dsPIC, flexPWR, HELDO, IGLOO, JukeBlox, KeeLoq, MACHLX, MACHLX, Kleuch MediaLB, megaAVR, Microsemi, Microsemi लोगो, MOST, MOST लोगो, MPLAB, OptoLyzer, PIC, picoPower, PICSTART, PIC32 लोगो, PolarFire, Prochip Designer, QTouch, SAM-BA, SenGenuity, SpyNIC, SST, SST, SST, SYMFST, Logo , SyncServer, Tachyon, TimeSource, tinyAVR, UNI/O, Vectron, र XMEGA संयुक्त राज्य अमेरिका र अन्य देशहरूमा एकीकृत माइक्रोचिप टेक्नोलोजीका दर्ता ट्रेडमार्कहरू हुन्।
AgileSwitch, APT, ClockWorks, The Embedded Control Solutions Company, EtherSynch, Flashtec, Hyper Speed Control, HyperLight Load, Libero, motorBench, mTouch, Powermite 3, Precision Edge, ProASIC, ProASIC Plus, ProASIC Plus लोगो, Quiuset Smart-Wire SyncWorld, Temux, TimeCesium, TimeHub, TimePictra, TimeProvider, TrueTime, र ZL संयुक्त राज्य अमेरिका मा माइक्रोचिप टेक्नोलोजी को दर्ता ट्रेडमार्क हो।
आसन्न कुञ्जी दमन, AKS, एनालग-फर-द-डिजिटल उमेर, कुनै पनि क्यापेसिटर, AnyIn, AnyOut, Augmented Switching, BlueSky, BodyCom, Clockstudio, CodeGuard, CryptoAuthentication, CryptoAutomotive, CryptoAuthentication, CryptoAutomotive, Cryptoemtoomnic, CCDPIMtoomspan, CDPIMtoomspan, CDPI, CDPI,,, , DAM, ECAN, Espresso T1S, EtherGREEN, GridTime, IdealBridge, In-Circuit Serial Programming, ICSP, INICnet, Intelligent Paralleling, IntelliMOS, Inter-chip Connectivity, JitterBlocker, Knob-on-Display, Kopto,View, memBrain, Mindi, MiWi, MPASM, MPF, MPLAB प्रमाणित लोगो, MPLIB, MPLINK, MultiTRAK, NetDetach, Omniscient Code Generation, PICDEM, PICDEM.net, PICkit, PICtail, PowerSmart, PureSilicon, QMatrix, RipREX, RIPREX , RTG4, SAM-

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

CoreFFT v8.0
ICE, Serial Quad I/O, simpleMAP, SimpliPHY, SmartBuffer, SmartHLS, SMART-IS, storClad, SQI, SuperSwitcher, SuperSwitcher II, Switchtec, SynchroPHY, Total Endurance, Trusted Time, TSHARC, USBCheck, VariBPHY, VeriBPHY, Verloxense, ViewSpan, WiperLock, XpressConnect, र ZENA संयुक्त राज्य अमेरिका र अन्य देशहरूमा माइक्रोचिप टेक्नोलोजीको ट्रेडमार्कहरू हुन्। SQTP माइक्रोचिप टेक्नोलोजीको सेवा चिन्ह हो जुन संयुक्त राज्य अमेरिकामा समावेश गरिएको छ Adaptec लोगो, फ्रिक्वेन्सी अन डिमान्ड, सिलिकन स्टोरेज टेक्नोलोजी, र Symmcom अन्य देशहरूमा माइक्रोचिप टेक्नोलोजी इंकका दर्ता ट्रेडमार्कहरू हुन्। GestIC माइक्रोचिप टेक्नोलोजी जर्मनी II GmbH & Co. KG को दर्ता गरिएको ट्रेडमार्क हो, माइक्रोचिप टेक्नोलोजी इन्कको सहायक कम्पनी, अन्य देशहरूमा। यहाँ उल्लेख गरिएका अन्य सबै ट्रेडमार्कहरू तिनीहरूको सम्बन्धित कम्पनीहरूको सम्पत्ति हुन्। © 2022, Microchip Technology Incorporated र यसका सहायक कम्पनीहरू। सबै अधिकार सुरक्षित। ISBN: 978-1-6683-1058-8
गुणस्तर व्यवस्थापन प्रणाली
माइक्रोचिपको गुणस्तर व्यवस्थापन प्रणालीको बारेमा जानकारीको लागि, कृपया www.microchip.com/quality मा जानुहोस्।

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

अमेरिका
कर्पोरेट कार्यालय 2355 West Chandler Blvd। Chandler, AZ 85224-6199 टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ प्राविधिक समर्थन: www.microchip.com/support Web ठेगाना: www.microchip.com Atlanta Duluth, GA Tel: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ अस्टिन, TX टेलिफोन: ८००-५५५-०१९९ बोस्टन वेस्टबरो, एमए टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ शिकागो Itasca, IL टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डलास एडिसन, TX टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ डेट्रोइट नोवी, एमआई टेलिफोन: ८००-५५५-०१९९ ह्युस्टन, TX टेलिफोन: ८००-५५५-०१९९ इन्डियानापोलिस नोबल्सभिल, IN टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ लस एन्जलस मिशन भिजो, CA टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ Raleigh, NC Tel: ८००-५५५-०१९९ न्यूयोर्क, न्यूयोर्क टेलिफोन: ८००-५५५-०१९९ सान जोस, CA टेलिफोन: ८००-५५५-०१९९ टेलिफोन: ८००-५५५-०१९९ क्यानाडा - टोरन्टो टेलिफोन: ८००-५५५-०१९९ फ्याक्स: ८००-५५५-०१९९

विश्वव्यापी बिक्री र सेवा

एशिया/प्यासिफिक
अस्ट्रेलिया – सिड्नी टेलिफोन: 61-2-9868-6733 चीन – बेइजिङ टेलिफोन: 86-10-8569-7000 चीन – चेङ्दु टेलिफोन: 86-28-8665-5511 चीन – चोङकिङ टेलिफोन: 86-23-8980-9588 चीन Dongguan Tel: 86-769-8702-9880 China – Guangzhou Tel: 86-20-8755-8029 China – Hangzhou Tel: 86-571-8792-8115 China – Hong Kong SAR Tel: 852-2943 China - Nanjing Tel : 5100-86-25-8473 China – Qingdao Tel: 2460-86-532-8502 China – Shanghai Tel: 7355-86-21-3326 China – Shenyang Tel: 8000-86-24-2334 China – Shenzhenel T2829 -86-755-8864 चीन - सुझोउ टेलिफोन: 2200-86-186-6233 चीन - वुहान टेलिफोन: 1526-86-27-5980 चीन - सियान टेलिफोन: 5300-86-29-8833 चीन - Xiamen टेलिफोन: 7252-86 -२३८८१३८ चीन – झुहाई टेलिफोन: ८६-७५६-३२१००४०

एशिया/प्यासिफिक
भारत - बैंगलोर टेलिफोन: 91-80-3090-4444 भारत - नयाँ दिल्ली टेलिफोन: 91-11-4160-8631 भारत - पुणे टेलिफोन: 91-20-4121-0141 जापान - ओसाका टेलिफोन: 81-6-6152-7160 जापान – टोकियो टेलिफोन: 81-3-6880- 3770 कोरिया – डेगु टेलिफोन: 82-53-744-4301 कोरिया – सियोल टेलिफोन: 82-2-554-7200 मलेशिया – क्वालालम्पुर टेलिफोन: 60-3-7651-7906 मलेशिया – पेनाङ टेलिफोन: ६०-४-२२७-८८७० फिलिपिन्स – मनिला टेलिफोन: ६३-२-६३४-९०६५ सिंगापुर टेलिफोन: ६५-६३३४-८८७० ताइवान – सिन चु टेलिफोन: ८८६-३-५७७-८३६६ ताइवान – काओसिङ्ग-८६ 60-4-227 ताइवान – ताइपेई टेलिफोन: 8870-63-2-634 थाइल्याण्ड – बैंकक टेलिफोन: 9065-65-6334-8870 भियतनाम – हो ची मिन्ह टेलिफोन: 886-3-577-8366

युरोप
अस्ट्रिया - वेल्स टेलिफोन: 43-7242-2244-39 फ्याक्स: 43-7242-2244-393 डेनमार्क - कोपेनहेगन टेलिफोन: 45-4485-5910 फ्याक्स: 45-4485-2829 फिनल्याण्ड - एस्पो टेलिफोन: 358-9 फ्रान्स – पेरिस टेलिफोन: 4520-820-33-1-69-53 फ्याक्स: 63-20-33-1-69-30 जर्मनी – गार्चिङ टेलिफोन: 90-79-49 जर्मनी – हान टेलिफोन: 8931-9700-49 जर्मनी – Heilbronn Tel: 2129-3766400-49 Germany – Karlsruhe Tel: 7131-72400-49 Germany – Munich Tel: 721-625370-49-89-627 Fax: 144-0-49-89-627 Germany – Rosenheim T144 -44-49-8031 इजरायल – रानाना टेलिफोन: 354-560-972-9 इटाली – मिलान टेलिफोन: 744-7705-39 फ्याक्स: 0331-742611-39 इटाली – पाडोवा टेलिफोन: 0331-466781-Dr. टेलिफोन: 39-049-7625286 फ्याक्स: 31-416-690399 नर्वे – ट्रोन्डहेम टेलिफोन: 31-416 पोल्याण्ड – वारसा टेलिफोन: 690340-47-72884388 रोमानिया – बुखारेस्ट टेलिफोन: 48-22-3325737-40 स्पेन : 21-407-87-50-34 फ्याक्स: 91-708-08-90-34 स्वीडेन - गोथेनबर्ग टेलिफोन: 91-708-08-91-46 स्वीडेन - स्टकहोम टेलिफोन: 31-704-60-40 UK - Wokingham टेलिफोन: 46-8-5090-4654 फ्याक्स: 44-118-921-5800

प्रयोगकर्ता गाइड

DS50003348C-पृष्ठ १

कागजातहरू / स्रोतहरू

MICROCHIP v8.0 CoreFFT फूरियर ट्रान्सफर्म [pdf] प्रयोगकर्ता गाइड
v8.0 CoreFFT फूरियर ट्रान्सफर्म, v8.0 CoreFFT, फूरियर ट्रान्सफर्म, ट्रान्सफर्म

सन्दर्भहरू

प्रयोगकर्ता पुस्तिका

v8.0 CoreFFT फोरियर ट्रान्सफर्म

CoreFFT v8.0

निर्दिष्टीकरणहरू

उत्पादन उपयोग निर्देशन

इन-प्लेस FFT

FFT स्ट्रिमिङ

FAQ

Q: कुन रूपान्तरण आकारहरू समर्थित छन्?

प्रश्न: इनपुट डाटा ढाँचा के हो?

Q: CoreFFT ले अगाडि र उल्टो FFT समर्थन गर्दछ सञ्चालन?

कागजातहरू / स्रोतहरू

सन्दर्भहरू

सम्बन्धित पोस्टहरू

एक टिप्पणी छोड्नुहोस्

जवाफ रद्द गर्नुहोस्

Q: CoreFFT ले अगाडि र उल्टो FFT समर्थन गर्दछ
सञ्चालन?