माइक्रोसेमी लोगोDG0441
डेमो गाइड
SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर - Libero
SoC v11.8 SP1
प्रयोगकर्ता गाइड

DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero

Microsemi ले यहाँ समावेश जानकारी वा कुनै विशेष उद्देश्यको लागि यसको उत्पादन र सेवाहरूको उपयुक्तताको सम्बन्धमा कुनै वारेन्टी, प्रतिनिधित्व, वा ग्यारेन्टी गर्दैन, न त Microsemi ले कुनै पनि उत्पादन वा सर्किटको प्रयोग वा प्रयोगबाट उत्पन्न हुने कुनै दायित्वलाई ग्रहण गर्छ। यहाँ अन्तर्गत बिक्री गरिएका उत्पादनहरू र Microsemi द्वारा बेचिएका अन्य उत्पादनहरू सीमित परीक्षणको अधीनमा छन् र मिसन-क्रिटिकल उपकरण वा अनुप्रयोगहरूसँग संयोजनमा प्रयोग गर्नु हुँदैन। कुनै पनि कार्यसम्पादन विशिष्टताहरू भरपर्दो मानिन्छ तर प्रमाणित गरिएको छैन, र क्रेताले उत्पादनहरूको सबै प्रदर्शन र अन्य परीक्षणहरू सञ्चालन र पूरा गर्नुपर्छ, एक्लै र सँगै, वा कुनै पनि अन्त-उत्पादनहरूमा स्थापित। क्रेता माइक्रोसेमी द्वारा प्रदान गरिएको कुनै पनि डाटा र कार्यसम्पादन विशिष्टता वा प्यारामिटरहरूमा भर पर्दैन। कुनै पनि उत्पादनको उपयुक्तता स्वतन्त्र रूपमा निर्धारण गर्न र परीक्षण र प्रमाणित गर्न यो क्रेताको जिम्मेवारी हो। Microsemi द्वारा यहाँ प्रदान गरिएको जानकारी "जस्तो छ, जहाँ छ" र सबै त्रुटिहरू सहित प्रदान गरिएको छ, र त्यस्ता जानकारीसँग सम्बन्धित सम्पूर्ण जोखिम पूर्ण रूपमा क्रेतासँग हुन्छ। Microsemi ले कुनै पनि पक्षलाई कुनै पनि प्याटेन्ट अधिकार, इजाजतपत्र, वा अन्य कुनै आईपी अधिकारहरू, स्पष्ट रूपमा वा अस्पष्ट रूपमा प्रदान गर्दैन, चाहे त्यस्ता जानकारी आफैं वा त्यस्ता जानकारीद्वारा वर्णन गरिएको कुनै पनि कुराको सम्बन्धमा। यस कागजातमा प्रदान गरिएको जानकारी माइक्रोसेमीको स्वामित्वमा छ, र माइक्रोसेमीले यस कागजातमा वा कुनै पनि उत्पादन र सेवाहरूमा सूचना बिना कुनै पनि समयमा कुनै पनि परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ।
Microsemi को बारेमा
Microsemi Corporation (Nasdaq: MSCC) ले एयरोस्पेस र रक्षा, सञ्चार, डाटा सेन्टर र औद्योगिक बजारहरूको लागि अर्धचालक र प्रणाली समाधानहरूको विस्तृत पोर्टफोलियो प्रदान गर्दछ। उत्पादनहरूमा उच्च-प्रदर्शन र विकिरण-कठोर एनालॉग मिश्रित-सिग्नल एकीकृत सर्किटहरू, FPGAs, SoCs र ASICs समावेश छन्; शक्ति व्यवस्थापन उत्पादनहरू; समय र सिंक्रोनाइजेसन उपकरणहरू र सटीक समय समाधानहरू, समयको लागि विश्व मानक सेट गर्दै; आवाज प्रशोधन उपकरणहरू; आरएफ समाधान; अलग घटक; इन्टरप्राइज भण्डारण र सञ्चार समाधान, सुरक्षा प्रविधिहरू र स्केलेबल एन्टि-टीamper उत्पादनहरू; इथरनेट समाधान; पावर-ओभर-इथरनेट आईसी र मिडस्प्यान्स; साथै अनुकूलन डिजाइन क्षमताहरू र सेवाहरू। Microsemi मुख्यालय Aliso Viejo, क्यालिफोर्नियामा छ र विश्वव्यापी रूपमा लगभग 4,800 कर्मचारीहरू छन्। मा थप जान्नुहोस् www.microsemi.com.

संशोधन इतिहास

संशोधन इतिहासले कागजातमा लागू गरिएका परिवर्तनहरू वर्णन गर्दछ। परिवर्तनहरू हालको प्रकाशनबाट सुरु गरी संशोधनद्वारा सूचीबद्ध गरिएका छन्।
१२ संशोधन १.२
संशोधन 7.0 मा, कागजात Libero v11.8 SP1 सफ्टवेयर रिलीजको लागि अद्यावधिक गरिएको छ।
१२ संशोधन १.२
Libero v11.7 सफ्टवेयर रिलीजको लागि कागजात अद्यावधिक गरियो।
१२ संशोधन १.२
Libero v11.6 सफ्टवेयर रिलीजको लागि कागजात अद्यावधिक गरियो।
१२ संशोधन १.२
Libero v11.5 सफ्टवेयर रिलीजको लागि कागजात अद्यावधिक गरियो।
१२ संशोधन १.२
Libero v11.4 सफ्टवेयर रिलीजको लागि कागजात अद्यावधिक गरियो।
१२ संशोधन १.२
यस कागजातको संशोधन २.० मा निम्न परिवर्तनहरू गरिएका छन्

  • Libero v11.3 सफ्टवेयर रिलीजको लागि कागजात अद्यावधिक गरियो।
  • सञ्चालनको सिद्धान्त खण्ड अद्यावधिक गरिएको छ।

१२ संशोधन १.२
संशोधन 1.0 यस कागजातको पहिलो प्रकाशन थियो।

SmartFusion2 SoC FPGA - अनुकूली FIR फिल्टर डेमो

2.1 परिचय
SmartFusion® 2 SoC FPGA यन्त्रहरूले चौथो पुस्ताको फ्ल्याश-आधारित FPGA कपडा र ARM Cortex-M3 प्रोसेसरलाई एकीकृत गर्दछ। SmartFusion2 SoC FPGA कपडाले इम्बेडेड म्याथब्लकहरू समावेश गर्दछ, जुन विशेष रूपमा डिजिटल सिग्नल प्रशोधन (DSP) अनुप्रयोगहरू जस्तै, सीमित आवेग प्रतिक्रिया (FIR) फिल्टरहरू, अनन्त आवेग प्रतिक्रिया (IIR) फिल्टरहरू, र द्रुत फोरियर रूपान्तरण (FFT) प्रकार्यहरूका लागि अनुकूलित हुन्छन्।
अनुकूली फिल्टरले अन्तर्निहित अनुकूली एल्गोरिदम र इनपुट संकेत विशेषताहरू अनुसार फिल्टर गुणांकहरू स्वतः समायोजन गर्दछ। अज्ञात प्रणालीको स्थानान्तरण प्रकार्य र कम्प्युटेसनल आवश्यकताहरूको स्व-समायोजनको कारणले, अनुकूली फिल्टरहरू DSP अनुप्रयोगको विभिन्न क्षेत्रहरू जस्तै संचार, बायोमेडिकल उपकरण, अडियो प्रशोधन, र भिडियो प्रशोधनमा व्यापक रूपमा प्रयोग गरिन्छ।
न्यूनतम माध्य वर्ग (LMS) फिल्टर गुणांकहरू अद्यावधिक गर्न अनुकूली फिल्टरहरूमा प्रयोग गरिने आधारभूत अनुकूली एल्गोरिदम हो। LMS एल्गोरिथ्मको एडभान छtagअन्य एल्गोरिदमहरू भन्दा यसको सरलता, कम गणनाहरू, र अभिसरणको लागि आवश्यक पुनरावृत्तिहरूको संख्याको सन्दर्भमा उत्कृष्ट प्रदर्शनको कारण।
यस डेमोमा, एक अनुकूली FIR फिल्टर अनुप्रयोग, फराकिलो ब्यान्ड सिग्नलमा साँघुरो ब्यान्ड सिग्नल हस्तक्षेपको दमनलाई SmartFusion2 यन्त्र प्रयोग गरेर लागू गरिएको छ। चित्र १, पृष्ठ २ हेर्नुहोस्।
LMS एल्गोरिथ्म FPGA कपडा मा लागू गरिएको छ फिल्टर तौल / गुणांक माध्य वर्ग त्रुटि (MSE) दृष्टिकोण मा आधारित समायोजन गर्न। CoreFIR आईपी फिल्टरिङ सञ्चालन गर्न प्रयोग गरिन्छ र CoreFFT आईपी आउटपुट स्पेक्ट्रम उत्पन्न गर्न प्रयोग गरिन्छ कि साँघुरो ब्यान्ड हस्तक्षेप संकेत घटक दबाइन्छ। होस्ट इन्टरफेस होस्ट पीसी संग संचार गर्न माइक्रोकन्ट्रोलर सबसिस्टम (MSS) मा लागू गरिएको छ। प्रयोगकर्ता मैत्री SF2_Adaptive_FIR_Filter.exe ले इनपुट संकेतहरू (साँघुरो ब्यान्ड सिग्नल र फराकिलो ब्यान्ड सिग्नल) उत्पन्न गर्छ, र इनपुट वा आउटपुट वेभफर्महरू र आवश्यक स्पेक्ट्रमहरू पनि प्लट गर्दछ।

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero -

2.2 सञ्चालन सिद्धान्त
अनुकूली फिल्टरहरू मुख्यतया चार आधारभूत वास्तुकलाहरूमा वर्गीकृत छन्:

  • प्रणाली पहिचान
  • शोर रद्द
  • रैखिक भविष्यवाणी
  • उल्टो मोडलिङ

यस डेमोमा, अनुकूली फिल्टर लागू गर्न रैखिक भविष्यवाणी वास्तुकला प्रयोग गरिन्छ। LMS एल्गोरिथ्मले औसत वर्ग भविष्यवाणी त्रुटिलाई कम गर्ने फिल्टर गुणांकहरू निर्धारण गर्न ग्रेडियन्ट खोज प्रविधि प्रयोग गर्दछ। ग्रेडियन्टको अनुमान s मा आधारित छampट्याप-इनपुट भेक्टर र त्रुटि संकेतको le मानहरू। एल्गोरिदमले फिल्टरमा प्रत्येक गुणांकमा दोहोर्याउँछ, यसलाई अनुमानित ढाँचाको दिशामा सार्छ। इष्टतम फिल्टर गुणांकमा पुगेपछि, त्रुटि संकेत e(n) ले वाइडब्यान्ड संकेत समावेश गर्दछ। निम्न चित्रले रैखिक भविष्यवाणी आधारित अनुकूली फिल्टर वास्तुकला देखाउँछ।

माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - अनुकूली फिल्टर वास्तुकला

इनपुट सिग्नल x(n) मा आवश्यक नपर्ने साँघुरो ब्यान्ड संकेतहरूद्वारा दूषित वांछित वाइडब्यान्ड सिग्नल हुन्छ, चित्र 3, पृष्ठ 4 लाई सन्दर्भ गर्नुहोस्। एक रेखीय भविष्यवाणी वास्तुकलामा, इच्छित संकेत d(n) इनपुट संकेत जस्तै हो। x(n) र ढिलाइ भएको इनपुट x(n-△) लाई चित्र 2, पृष्ठ 3 मा देखाइए अनुसार अनुकूली फिल्टरमा फिड गरिएको छ।
ढिलाइ कारक △ (डेल्टा) ले वाइडब्यान्ड कम्पोनेन्टलाई डि-सम्बन्धित गर्दछ र इच्छित सिग्नल d(n) को साँघुरो ब्यान्ड कम्पोनेन्टलाई ढिलाइ भएको इनपुट संकेत x(n-△) सँग सहसंबद्ध गर्दछ।
अनुकूली फिल्टरले साँघुरो ब्यान्ड कम्पोनेन्ट y(n) को अनुमान गर्ने प्रयास गर्दछ, र एक बराबर स्थानान्तरण प्रकार्य बनाउँछ, जुन इनपुट संकेतको साँघुरो ब्यान्ड कम्पोनेन्टहरूको फ्रिक्वेन्सीहरूमा केन्द्रित साँघुरो ब्यान्ड फिल्टरहरूको जस्तै हुन्छ। संक्षेप जंक्शनमा, ढिलाइ भएको इनपुट संकेतको साथ घटाइएको फिल्टर गरिएको इनपुट संकेतले त्रुटि संकेत उत्पन्न गर्दछ। त्रुटि संकेत फिल्टर गुणांक समायोजन गर्न LMS एल्गोरिदम द्वारा प्रयोग गरिन्छ। केहि पुनरावृत्ति पछि, त्रुटि संकेत फराकिलो ब्यान्ड घटकमा रूपान्तरण हुन्छ।
निम्न समीकरणहरूले LMS एल्गोरिथ्म प्रयोग गरेर गुणांकहरू गणना गर्ने वर्णन गर्दछ।

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - गुणांक

कहाँ,
माथिको समीकरण अनुसार, साँघुरो ब्यान्ड कम्पोनेन्ट y(n), अनुकूली फिल्टर आउटपुट h(n) हो जसले फिल्टर वजन/गुणांक x(n-△) लाई अनुकूली फिल्टरको इनपुट संकेत हो
l फिल्टरको लम्बाइ हो (ट्यापहरूको संख्या)
k सूचकांक चर हो।
त्रुटि निम्न समीकरण प्रयोग गरेर गणना गरिएको छ:

e(n)= d(n)-y(n)
कहाँ,
e(n) त्रुटि संकेत हो
d(n) वांछित संकेत हो

फिल्टर वजन/गुणांक निम्न समीकरण प्रयोग गरी अद्यावधिक गरिएको छ:
h(n+1)=h(n)+µ*e(n)*x(n-△)
कहाँ,
h(n+1) ले अनुमानित फिल्टर तौल जनाउँछ
h(n) वर्तमान फिल्टर वजन हो
µ चरण आकार कारक हो

चित्र ३ • संकीर्ण ब्यान्ड सिग्नल + वाइड ब्यान्ड सिग्नलको इनपुट स्पेक्ट्रम

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - ब्यान्ड सिग्नल

चित्र ४ • वाइड ब्यान्ड सिग्नलको आउटपुट स्पेक्ट्रम

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - वाइड ब्यान्ड सिग्नल

2.3 डिजाइन आवश्यकताहरू

तालिका १ • डिजाइन आवश्यकताहरू

डिजाइन आवश्यकताहरू विवरण
हार्डवेयर आवश्यकताहरू
SmartFusion2 स्टार्टर किट
• FlashPro4 प्रोग्रामर
• USB A देखि Mini-B केबल
SF2-484-STARTER-KIT (M2S010-FGG484)
SmartFusion2 सुरक्षा मूल्याङ्कन किट
• FlashPro4 प्रोग्रामर
• USB A देखि Mini-B केबल
Rev D वा पछिको (M2S090TS-FGG484)
पीसी वा ल्यापटप होस्ट गर्नुहोस् Windows 7, 64-bit अपरेटिङ सिस्टम
सफ्टवेयर आवश्यकताहरू
Libero® सिस्टम-ऑन-चिप (SoC) v11.8 SP1
SoftConsole v 4.0
FlashPro प्रोग्रामिंग सफ्टवेयर v11.8 SP1
पीसी ड्राइभरहरू होस्ट गर्नुहोस् USB देखि UART ड्राइभरहरू
फ्रेमवर्क Microsoft.NET Framework 4 ग्राहक डेमो GUI सुरु गर्नका लागि

2.4 डेमो डिजाइन
डिजाइन files माइक्रोसेमी® मा निम्न मार्गबाट ​​डाउनलोड गर्नका लागि उपलब्ध छन् webसाइट:

डिजाइन files समावेश:

  • डिजाइन files
  • प्रोग्रामिङ files
  • GUI कार्यान्वयन योग्य
  • पढ्नुहोस् file

निम्न चित्रले SmartFusion2 स्टार्टर किट डिजाइनको शीर्ष-स्तर संरचना देखाउँछ files थप विवरणहरूको लागि, readme.txt हेर्नुहोस् file.

चित्र ५ • SmartFusion5 स्टार्टर किट डेमो डिजाइन Files शीर्ष-स्तर संरचना

माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - स्तर संरचना

निम्न चित्रले SmartFusion2 सुरक्षा मूल्याङ्कन किट डिजाइनको शीर्ष-स्तरको संरचना देखाउँछ files थप विवरणहरूको लागि, readme.txt हेर्नुहोस् file.

चित्र 6 • SmartFusion2 सुरक्षा मूल्याङ्कन किट डेमो डिजाइन Files शीर्ष-स्तर संरचना

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - सुरक्षा मूल्याङ्कन

2.4.1 डेमो डिजाइन विवरण
यो डेमो डिजाइनले निम्न ब्लकहरू प्रयोग गर्दछ:

  • MSS ब्लक
  • नियन्त्रण तर्क (प्रयोगकर्ता RTL)
  • LMS_FIR_TOP (स्मार्ट डिजाइन)
  • TPSRAM (IPcore)
  • CoreFFT (IPcore)

चित्र 7 • अनुकूली FIR फिल्टर डेमो ब्लक रेखाचित्र

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - ब्लक डायग्राम

2.4.1.1 MSS ब्लक
MSS ब्लकले होस्ट PC (GUI इन्टरफेस) र FPGA कपडा तर्क बीच डेटा पठाउँछ र प्राप्त गर्दछ।
MMUART इन्टरफेस होस्ट पीसी संग संचार गर्न को लागी प्रयोग गरिन्छ। FIC_0 इन्टरफेस (उन्नत परिधीय बस (APB) मास्टर) कपडा प्रयोगकर्ता तर्क संग संचार गर्न प्रयोग गरिन्छ।
2.4.1.2 नियन्त्रण तर्क
यो कपडामा लागू गरिएको प्रयोगकर्ता तर्क हो र निम्न दुई परिमित-राज्य मेसिनहरू (FSM) समावेश गर्दछ:

  • डाटा ह्यान्डलिंग: फिल्टर इनपुट डाटालाई सम्बन्धित इनपुट डाटा बफरमा लोड गर्ने, प्रशोधित डाटा पढ्ने, र FFT डाटा मानहरू जस्ता कार्यहरू लागू र नियन्त्रण गर्दछ। MSS APB मास्टरसँग सञ्चार गर्नको लागि APB बस दास लागू गरिएको छ।
  • फिल्टर नियन्त्रण: FIR फिल्टर र FFT सञ्चालनहरू नियन्त्रण गर्दछ। फिल्टर गरिएको डाटालाई सम्बन्धित आउटपुट बफरमा लोड गर्छ र FFT आउटपुट डाटालाई सम्बन्धित आउटपुट डाटा बफरमा सार्छ।

2.4.1.3 LMS_FIR_TOP
यो कपडामा लागू गरिएको स्मार्टडिजाइन ब्लक हो। यसले निम्न ब्लकहरू समावेश गर्दछ:

  • LMS_CONTROL_FSM: यो FSM LMS_ALGO ब्लकमा नियन्त्रण संकेतहरू प्रदान गर्न दर्ता-स्थानान्तरण स्तर (RTL) मा लागू गरिएको छ।
  • LMS_ALGO: यो LMS एल्गोरिदम त्रुटि संकेत, सुधार कारक, फिल्टर गुणांक गणना गर्न, र कोर FIR फिल्टरमा फिल्टर गुणांक पठाउन RTL मा लागू गरिएको छ।
  • CoreFIR: CoreFIR IP लाई फ्लाईमा यसको गुणांक कन्फिगर गर्न पुन: लोड गर्न मिल्ने गुणांक मोडमा प्रयोग गरिन्छ। CoreFIR IP कन्फिगरेसन निम्नानुसार छ:
  • फिल्टर प्रकार: एकल दर पूर्ण रूपमा गणना गरिएको
  • ट्याप संख्या: 16
  • गुणांक प्रकार: पुन: लोड गर्न मिल्ने
  • गुणांक बिट चौडाइ: 16 (हस्ताक्षरित)
  • डाटा बिट चौडाइ: 16 (हस्ताक्षरित)
  • फिल्टर संरचना: कुनै सममिति बिना स्थानान्तरण

2.4.1.4 TPSRAM IP
TPSRAM IP ले निम्न कन्फिगरेसनहरू प्रयोग गर्दछ:

  • इनपुट सिग्नल डाटा बफर (गहिराई: 1024, चौडाई: 16)
  • आउटपुट सिग्नल बफर (गहिराई: 1024, चौडाई: 16)
  • आउटपुट सिग्नल FFT वास्तविक डाटा बफर (गहिराई: 1024, चौडाई: 16)
  • आउटपुट सिग्नल FFT काल्पनिक डाटा बफर (गहिराई: 1024, चौडाई: 16)

2.4.1.5 CoreFFT
CoreFFT IP फिल्टर गरिएको डाटाको फ्रिक्वेन्सी स्पेक्ट्रम उत्पन्न गर्न प्रयोग गरिन्छ। CoreFFT आईपी कन्फिगरेसन निम्नानुसार छ:

  • FFT वास्तुकला: ठाउँमा
  • FFT प्रकार: फर्वार्ड
  • FFT स्केलिंग: सशर्त
  • FFT रूपान्तरण आकार: 256
  • चौडाइ: 16
    विस्तृत SmartDesign कार्यान्वयन र स्रोत उपयोग सारांश को लागी, परिशिष्ट: SmartDesign कार्यान्वयन, पृष्ठ 25 को सन्दर्भ गर्नुहोस्।

2.5 SmartFusion2 स्टार्टर किटको लागि डेमो डिजाइन सेटअप गर्दै
निम्न चरणहरूले SmartFusion2 स्टार्टर किटको लागि हार्डवेयर डेमो कसरी सेटअप गर्ने भनेर वर्णन गर्दछ:

  1. निम्न तालिकामा देखाइए अनुसार SmartFusion2 स्टार्टर किट बोर्डमा जम्परहरू जडान गर्नुहोस्।
    तालिका २ • SmartFusion2 स्टार्टर किट जम्पर सेटिङहरू
    जम्पर  कन्फिगरेसन टिप्पणीहरू
    JP1 1-2 बन्द, 3-4 खुला M2S-FG484 SOM (VCC3) मा पावर सक्षम गर्नुहोस्।
    JP2 1-2 खुला, 3-4 बन्द उपयुक्त J चयन गर्नुहोस्TAG मोड र SmartFusion2 J मा पावर सक्षम गर्नुहोस्TAG नियन्त्रक।
    JP3 1-3 खुला, 2-4 बन्द पावर स्रोतको रूपमा मिनी-USB पोर्ट प्रयोग गर्नुहोस्।
  2. FlashPro4 प्रोग्रामरलाई SmartFusion5 स्टार्टर किट बोर्डको P2 कनेक्टरमा जडान गर्नुहोस्।
  3. होस्ट PC USB पोर्टलाई USB Mini-B केबल प्रयोग गरेर SmartFusion1 स्टार्टर किट बोर्डमा P2 Mini USB कनेक्टरमा जडान गर्नुहोस्।
    निम्न चित्रले SmartFusion2 Starter kit मा Adaptive FIR फिल्टर डेमो चलाउनको लागि बोर्ड सेटअप देखाउँछ।
    चित्र ८ • SmartFusion8 SoC FPGA स्टार्टर किट सेटअपMicrosemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - स्टार्टर किट सेटअप
  4. सुनिश्चित गर्नुहोस् कि USB देखि युनिभर्सल एसिन्क्रोनस रिसीभर-ट्रान्समिटर (UART) ब्रिज ड्राइभरहरू स्वचालित रूपमा पत्ता लगाइएको छ। यो होस्ट पीसी को यन्त्र प्रबन्धक मा प्रमाणित गर्न सकिन्छ।
    निम्न चित्रले USB सिरियल पोर्ट देखाउँछ।
    चित्र 9 • SmartFusion2 स्टार्टर किटको लागि USB देखि UART ब्रिज ड्राइभरहरूMicrosemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - SmartFusion2 स्टार्टर किट
  5. यदि USB देखि UART ब्रिज ड्राइभरहरू स्थापित छैनन् भने, बाट ड्राइभरहरू डाउनलोड र स्थापना गर्नुहोस् www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip

2.5.1 SmartFusion2 सुरक्षा मूल्याङ्कन किटको लागि डेमो डिजाइन सेटअप गर्दै
निम्न चरणहरूले सुरक्षा मूल्याङ्कन किटको लागि हार्डवेयर डेमो कसरी सेटअप गर्ने भनेर वर्णन गर्दछ:

  1. निम्न तालिकामा देखाइए अनुसार SmartFusion2 सुरक्षा मूल्याङ्कन किट बोर्डमा जम्परहरू जडान गर्नुहोस्।
    तालिका ३ • SmartFusion3 सुरक्षा मूल्याङ्कन किट जम्पर सेटिङहरू
    जम्पर कन्फिगरेसन  टिप्पणीहरू
    J23 - लाइनसाइडमा A वा B को स्विच-साइड मल्टिप्लेक्सर (MUX) इनपुटहरू चयन गर्न जम्पर।
    बन्द गर्नुहोस् पिन 1-2 (लाइनसाइडमा इनपुट A) जुन बोर्डमा छ 125 मेगाहर्ट्ज भिन्नता घडी ओसिलेटर आउटपुट लाईनसाइडमा रूट गरिनेछ।
    खोल्नुहोस् पिन 2-3 (लाइनसाइडमा B इनपुट गर्नुहोस्) जुन SMA कनेक्टरहरू मार्फत लाइनसाइडमा स्रोत गर्न आवश्यक बाह्य घडी हो।
    J22 - आउटपुट चयन गर्न जम्परले लाइनसाइड आउटपुटहरूको लागि नियन्त्रण सक्षम गर्दछ।
    बन्द गर्नुहोस् पिन १-२ (लाइनसाइड आउटपुट सक्षम)
    खोल्नुहोस् पिन २-३ (लाइनसाइड आउटपुट असक्षम)
    J24 खोल्नुहोस् होस्ट मोडमा प्रयोग गर्दा USB मा VBUS आपूर्ति प्रदान गर्न जम्पर।
    J8 - JTAG अनुप्रयोग डिबगको लागि RVI हेडर वा FP4 हेडर बीच चयन गर्न चयन जम्पर।
    बन्द गर्नुहोस् SoftConsole/FlashPro को लागि 1-2 FP4 पिन गर्नुहोस्
    खोल्नुहोस् Keil™ ULINK™/IAR J-Link® को लागि 2-3 RVI पिन गर्नुहोस्
    खोल्नुहोस् टगल J को लागि पिन 2-4TAG_SEL सिग्नल टाढाबाट FT4232 चिपको GPIO क्षमता प्रयोग गर्दै।
    J3 - SW2 इनपुट वा FT4232H चिपबाट ENABLE_FT4232 सिग्नल चयन गर्न जम्परहरू।
    1. जम्पर जडानहरू गर्दा बिजुली आपूर्ति स्विच SW7 बन्द छ भनेर सुनिश्चित गर्नुहोस्।
    2. J6 कनेक्टरमा बिजुली आपूर्ति जडान गर्नुहोस्, विद्युत आपूर्ति स्विच, SW7 मा स्विच गर्नुहोस्।
  2. FlashPro4 प्रोग्रामरलाई SmartFusion5 सुरक्षा मूल्याङ्कन किट बोर्डको J2 कनेक्टरमा जडान गर्नुहोस्।
  3. होस्ट PC USB पोर्टलाई USB Mini-B केबल प्रयोग गरेर SmartFusion1 सुरक्षा मूल्याङ्कन किट बोर्डमा P2 Mini USB कनेक्टरमा जडान गर्नुहोस्।
    निम्न चित्रले SmartFusion2 सुरक्षा मूल्याङ्कन किटमा DSP Adaptive FIR फिल्टर डेमो चलाउनको लागि बोर्ड सेटअप देखाउँछ।
    Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - मूल्याङ्कन किट सेटअप
  4. SW7 पावर सप्लाई स्विच अन गर्नुहोस्।
  5. सुनिश्चित गर्नुहोस् कि USB देखि UART ब्रिज ड्राइभरहरू स्वचालित रूपमा पत्ता लगाइएका छन्। यो मा प्रमाणित गर्न सकिन्छ
    होस्ट पीसी को यन्त्र प्रबन्धक। निम्न चित्रले USB सिरियल पोर्ट देखाउँछ।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - सुरक्षा मूल्याङ्कन किट
  6. यदि USB देखि UART ब्रिज ड्राइभरहरू स्थापित छैनन् भने, बाट ड्राइभरहरू डाउनलोड र स्थापना गर्नुहोस् www.microsemi.com/soc/documents/CDM_2.08.24_WHQL_Certified.zip.

2.6 डेमो डिजाइन प्रोग्रामिङ
निम्न चरणहरूले डेमो डिजाइन कसरी प्रोग्राम गर्ने भनेर वर्णन गर्दछ:
निम्न लिङ्कहरूबाट डेमो डिजाइन डाउनलोड गर्नुहोस्:

  1. FlashPro सफ्टवेयर सुरु गर्नुहोस्।
  2. नयाँ परियोजना क्लिक गर्नुहोस्।
  3. नयाँ परियोजना विन्डोमा, SF2_Adaptive_Filter को रूपमा परियोजना नाम प्रविष्ट गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - नयाँ परियोजना
  4. ब्राउज क्लिक गर्नुहोस् र स्थानमा नेभिगेट गर्नुहोस् जहाँ तपाइँ परियोजना बचत गर्न चाहनुहुन्छ।
  5. प्रोग्रामिङ मोडको रूपमा एकल उपकरण चयन गर्नुहोस्।
  6. परियोजना बचत गर्न ठीक क्लिक गर्नुहोस्।

2.6.1 उपकरण सेटअप गर्दै
निम्न चरणहरूले कसरी उपकरण कन्फिगर गर्ने वर्णन गर्दछ:

  1. FlashPro GUI मा यन्त्र कन्फिगर गर्नुहोस् क्लिक गर्नुहोस्।
  2. ब्राउज क्लिक गर्नुहोस् र स्थानमा नेभिगेट गर्नुहोस् जहाँ Adaptive_FIR_top.stp file स्थित छ र चयन गर्नुहोस् file। प्रोग्रामिङको पूर्वनिर्धारित स्थान file छ:
    • SmartFusion2 स्टार्टर किट: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\Programming files\Adaptive_FIR_top.stp
    • SmartFusion2 सुरक्षा मूल्याङ्कन किट: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\Programming files\Adaptive_FIR_top.stp
  3. खोल्नुहोस् क्लिक गर्नुहोस्। आवश्यक प्रोग्रामिंग file चयन गरिएको छ र उपकरणमा प्रोग्राम गर्न तयार छ।
  4. मोडको रूपमा उन्नत र कार्यको रूपमा कार्यक्रम चयन गर्नुहोस्।

2.6.2 यन्त्र प्रोग्रामिङ

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - FlashPro परियोजना कन्फिगरेसन

यन्त्र प्रोग्रामिङ सुरु गर्न PROGRAM मा क्लिक गर्नुहोस्। निम्न चित्रमा देखाइए अनुसार प्रोग्रामर स्थिति RUN PASSED मा परिवर्तन नभएसम्म पर्खनुहोस्।

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - FlashPro Project RUN पास भयो

2.6.3 अनुकूली FIR फिल्टर डेमो GUI
अनुकूली FIR फिल्टर डेमो प्रयोगकर्ता-अनुकूल GUI संग प्रदान गरिएको छ जुन होस्ट PC मा चल्छ र SmartFusion2 स्टार्टर किट संग संचार गर्दछ। UART को होस्ट पीसी र SmartFusion2 स्टार्टर किट वा SmartFusion2 सुरक्षा मूल्याङ्कन किट बीच अन्तर्निहित संचार प्रोटोकलको रूपमा प्रयोग गरिन्छ।
निम्न चित्रले अनुकूली FIR फिल्टर डेमो GUI देखाउँछ।

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - अनुकूली FIR फिल्टर डेमो GUI

अनुकूली एफआईआर फिल्टर डेमो विन्डोमा निम्न ट्याबहरू छन्:

  • इनपुट प्यारामिटरहरू: सीरियल COM पोर्ट, फिल्टर उत्पादन, र संकेत उत्पादन कन्फिगर गर्दछ।
  • फिल्टर आउटपुट: प्लट त्रुटि संकेत र यसको आवृत्ति स्पेक्ट्रम
  • पाठ Viewer: गुणांक, इनपुट संकेत, आउटपुट संकेत, र FFT डेटा मानहरू देखाउँछ

GUI मा थप जानकारीको लागि मद्दत क्लिक गर्नुहोस्।

2.7 डिजाइन चलाउँदै

  1. अनुकूली एफआईआर फिल्टर डेमो GUI सुरु गर्नुहोस्, स्थापना गर्नुहोस् र कार्यान्वयन योग्य बोलाउनुहोस्। file डिजाइन संग प्रदान files कार्यान्वयन योग्यको पूर्वनिर्धारित स्थान files हो:
    • SmartFusion2 स्टार्टर किट: \SF2_Starter_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter .exe
    • SmartFusion2 सुरक्षा मूल्याङ्कन किट: \SF2_Eval_Adaptive_FIR_filter_Demo_DF\GUI\SF2_Adaptive_FIR_Filter.e xe
    अनुकूली FIR फिल्टर डेमो विन्डो प्रदर्शित छ, निम्न चित्रलाई सन्दर्भ गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - सिरियल पोर्ट कन्फिगरेसन
  2. सिरियल पोर्ट कन्फिगरेसन: COM पोर्ट नम्बर स्वचालित रूपमा पत्ता लगाइएको छ र बाउड दर 115200 मा निश्चित गरिएको छ। जडान क्लिक गर्नुहोस्। अघिल्लो चित्रलाई सन्दर्भ गर्नुहोस्।
  3. सिग्नल जेनेरेसन: 2 मेगाहर्ट्ज (समर्थित दायरा 1 मेगाहर्ट्ज देखि 20 मेगाहर्ट्ज सम्म) को रूपमा नारोब्यान्ड सिग्नल फ्रिक्वेन्सी प्रविष्ट गर्नुहोस् र उत्पन्न क्लिक गर्नुहोस्। निम्न चित्रलाई सन्दर्भ गर्नुहोस्।माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - सिग्नल जेनेरेसनअनुकूली FIR फिल्टर डेमोले साँघुरो ब्यान्ड सिग्नल कम्पोनेन्टमा फराकिलो ब्यान्ड सिग्नल (एडाप्टिभ FIR फिल्टर डेमो विन्डो भित्र उत्पन्न) थप्छ र संयुक्त सिग्नल (नारोब्यान्ड र वाइडब्यान्ड), FFT स्पेक्ट्रम प्लट गर्दछ। निम्न चित्रलाई सन्दर्भ गर्नुहोस्।माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - सिग्नल जेनेरेसन1
  4. इनपुट डेटा लोड गर्न सुरु गर्नुहोस् क्लिक गर्नुहोस् (1K samples) फिल्टरिङ सञ्चालन प्रशोधन गर्न SmartFusion2 उपकरणमा, निम्न चित्रलाई सन्दर्भ गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - Adaptive FIR फिल्टर डेमोफिल्टर सञ्चालन पूरा गरेपछि, GUI ले त्रुटि डाटा र यसको FFT डाटा SmartFusion2 उपकरण र प्लटहरूबाट प्राप्त गर्दछ जुन निम्न चित्रमा देखाइएको छ।
    त्रुटि संकेत प्लटले आवश्यक संख्याको पुनरावृत्ति पछि मात्र वाइडब्यान्ड संकेतबाट न्यारोब्यान्ड कम्पोनेन्टको दमन देखाउँदछ।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - समय र आवृत्ति प्लटएरर सिग्नल फ्रिक्वेन्सी स्पेक्ट्रममा नारोब्यान्ड सिग्नल कम्पोनेन्ट बिस्तारै दबाइन्छ।
    यसलाई निम्न चित्रमा देखाइएको त्रुटि संकेत FFT प्लटमा अवलोकन गर्न सकिन्छ।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - समय र आवृत्ति Plot2
  5. आउटपुट वाइड ब्यान्ड डाटाको साथ इनपुट चौडा ब्यान्ड डाटा विश्लेषण गर्न तुलना गर्नुहोस् क्लिक गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - त्रुटि संकेत तुलना गर्नुहोस्इनपुट वाइड ब्यान्ड र आउटपुट वाइड ब्यान्ड बीचको तुलना देखाउने सञ्झ्याल प्रदर्शित हुन्छ, निम्न चित्रलाई सन्दर्भ गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - ब्यान्ड र आउटपुट वाइड ब्यान्डतुलनाको लागि प्लट जूम इन गर्न सकिन्छ, निम्न चित्रलाई सन्दर्भ गर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - आउटपुट वाइड ब्यान्ड
  6. त्रुटि संकेत (आउटपुट वाइड ब्यान्ड सिग्नल) इनपुट वाइड ब्यान्ड संकेतसँग तुलना गर्नुहोस्, निम्न चित्रलाई सन्दर्भ गर्नुहोस्। साँघुरो ब्यान्ड हस्तक्षेप कम्पोनेन्ट हटाइएको छ र फराकिलो ब्यान्ड संकेत त्रुटि संकेत मा संरक्षित छ।Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - ब्यान्ड र आउटपुट वाइड ब्यान्ड1
  7. बन्द क्लिक गर्नुहोस्, निम्न चित्रलाई सन्दर्भ गर्नुहोस्।माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - ब्यान्ड बनाम आउटपुट वाइड ब्यान्ड
  8. तपाईं प्रतिलिपि गर्न सक्नुहुन्छ, बचत गर्न सक्नुहुन्छ, निर्यात गर्न सक्नुहुन्छ, र पृष्ठ अनुकूलन गर्न सक्नुहुन्छ र त्रुटि संकेत प्लटको लागि प्रिन्ट सेटअप कन्फिगर गर्न सक्नुहुन्छ।
    त्रुटि संकेत प्लटमा दायाँ क्लिक गर्नुहोस्।
  9. सन्दर्भ संवेदनशील पप-अपबाट, आवश्यक विकल्प चयन गर्नुहोस्।
    यसले निम्न चित्रमा देखाइएका विभिन्न विकल्पहरू देखाउँछ।
    डाटा प्रतिलिपि गर्न सकिन्छ, बचत गर्न सकिन्छ, र विश्लेषण उद्देश्यको लागि CSV प्लटमा निर्यात गर्न सकिन्छ।
    पृष्ठ सेटअप, प्रिन्ट, पोइन्ट मानहरू देखाउनुहोस्, जुम, र पूर्वनिर्धारित स्केल सेट गर्नुहोस् सिग्नल विश्लेषणका लागि अन्य विकल्पहरू हुन्।माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - त्रुटि संकेत
  10. इनपुट संकेत र त्रुटि संकेत मान हुन सक्छ viewपाठमा एड Viewer ट्याब। पाठ क्लिक गर्नुहोस् Viewer ट्याब र त्यसपछि सम्बन्धित क्लिक गर्नुहोस् View निम्न चित्रमा देखाइएको छ।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - पाठ Viewerनिम्न चित्रले पाठ देखाउँछ Viewer ट्याब इनपुट सिग्नल मानहरू देखाउँदै।माइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - इनपुट सिग्नल मानहरू
  11. इनपुट सिग्नललाई पाठको रूपमा बचत गर्न file, इनपुट सिग्नल विन्डोमा दायाँ क्लिक गर्नुहोस्। इनपुट सिग्नल सञ्झ्यालले निम्न चित्रमा देखाइए अनुसार विभिन्न विकल्पहरू देखाउँछ।
  12. बचत क्लिक गर्नुहोस्। पाठ बचत गर्न ठीक छ चयन गर्नुहोस् file.Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - गुणांक बचत विकल्पहरू
  13. डेमो रोक्न बाहिर निस्कनुहोस् क्लिक गर्नुहोस्, निम्न चित्र हेर्नुहोस्।Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - डेमो बाहिर निस्कनुहोस्

2.8 निष्कर्ष
यस डेमोले SmartFusion2 यन्त्रको mathblocks र Microsemi IPs (CoreFIR र CoreFFT) वा अनुकूलन फिल्टरहरू प्रयोग गरेर साँघुरो ब्यान्ड हस्तक्षेप रद्द गर्ने अनुप्रयोग कसरी प्रयोग गर्ने भन्ने बारे जानकारी प्रदान गर्दछ। यो अनुकूली FIR फिल्टर आधारित-डेमो प्रयोग गर्न सजिलो छ र SmartFusion2 यन्त्रमा डिजिटल सिग्नल प्रोसेसिङ (DSP) फिल्टरहरू बुझ्न र कार्यान्वयन गर्न धेरै विकल्पहरू प्रदान गर्दछ।

परिशिष्ट: स्मार्ट डिजाइन कार्यान्वयन

Adaptive FIR फिल्टर SmartDesign निम्न चित्रमा देखाइएको छ।

Microsemi DG0441 SmartFusion2 SoC FPGA Adaptive FIR फिल्टर Libero - Adaptive FIR फिल्टर SmartDesignमाइक्रोसेमी DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero - MS_FIR_TOP स्मार्ट डिजाइन

निम्न तालिकाले Adaptive FIR फिल्टरमा SmartDesign ब्लकहरू देखाउँछ।

तालिका ४ • अनुकूली FIR फिल्टर डेमो स्मार्ट डिजाइन ब्लक र विवरण

S. No  रोक्ने नाम विवरण
1 अनुकूली_एफआईआर FIR_FILTER_0 प्रणाली निर्माणकर्ताले जेनेरेट गरेको कम्पोनेन्ट हो, जसमा MMUART लाई होस्ट PC र कपडा तर्क बिचको सञ्चार ह्यान्डल गर्न कन्फिगर गरिएको छ। प्रणाली निर्माणकर्ता घटक उत्पन्न गर्न, SmartFusion2 प्रणाली निर्माणकर्ता प्रयोगकर्ता गाइडलाई सन्दर्भ गर्नुहोस्।
2 DATAHANDLE_FSM MSS र डाटा बफरहरू बीच डाटा पठाउन/प्राप्त गर्न तर्क नियन्त्रण गर्नुहोस्
3 FILTERCONTROL_FSM FIR र FFT सञ्चालनका लागि नियन्त्रण संकेतहरू उत्पन्न गर्न तर्क नियन्त्रण गर्नुहोस्
4 LMS_FIR_TOP स्मार्ट डिजाइन
5 INPUT_Buffer FIR इनपुट सिग्नल डाटा बफर
OUTPUT_Buffer FIR आउटपुट सिग्नल बफर
FFT_Im_Buffer FFT आउटपुट काल्पनिक डाटा बफर
FFT_Re_Buffer FFT आउटपुट वास्तविक डाटा बफर
6 OREFFT COREFFT

निम्न तालिकाले LMS_FIR_TOP मा SmartDesign ब्लकहरू देखाउँछ।
तालिका ५ • LMS_FIR_TOP स्मार्ट डिजाइन ब्लक र विवरण

S. No  रोक्ने नाम विवरण
1 LMS_ALGO त्रुटि, सुधार कारक, र फिल्टर गुणांक गणना गर्न RTL मा LMS एल्गोरिथ्म लागू गरियो।
2 LMS_CONTROL_FSM LMS_ALGO ब्लक नियन्त्रण गर्न RTL मा FSM लागू गरियो
3 COREFIR COREFIR आईपी

परिशिष्ट: संसाधन उपयोग सारांश

निम्न तालिकाले अनुकूली FIR फिल्टर डेमो स्रोत उपयोग सारांश देखाउँछ।
यन्त्र: SmartFusion2 उपकरण
मर्नुहोस्: M2S010
प्याकेज: 484 FBGA

तालिका 6 • अनुकूली FIR फिल्टर डेमो स्रोत उपयोग सारांश

टाइप गर्नुहोस् प्रयोग गरियो  कुल  पर्सेनtage
4LUT 2834 12084 23.45
DFF 2827 12084 23.39
RAM64x18 0 22 0
RAM1Kx18 11 21 52.38
MACC 13 22 59.09

निम्न तालिकाले अनुकूली FIR फिल्टर स्रोत उपयोग सारांश देखाउँछ।
यन्त्र: SmartFusion2 उपकरण
मर्नुहोस्: M2S090TS
प्याकेज: 484 FBGA

तालिका 7 • अनुकूली FIR फिल्टर डेमो स्रोत उपयोग सारांश

टाइप गर्नुहोस् प्रयोग गरियो  कुल  पर्सेनtage
4LUT 2833 86184 3.29
DFF 2827 86184 3.28
RAM64x18 0 112 0
RAM1K18 11 109 10.09
MACC 13 84 15.48

निम्न तालिकाले MACC ब्लकहरूको उपयोग सारांश देखाउँछ।

तालिका ४ • MACC ब्लक उपयोग सारांश

कोरएफआईआर CoreFFT LMS_ALGO कुल
8 04 1 13

माइक्रोसेमी लोगो

माइक्रोसेमी कर्पोरेट मुख्यालय
एक उद्यम, Aliso Viejo,
CA 92656 संयुक्त राज्य अमेरिका
संयुक्त राज्य अमेरिका भित्र: +1 ८००-५५५-०१९९
संयुक्त राज्य अमेरिका बाहिर: +1 ८००-५५५-०१९९
फ्याक्स: +1 ८००-५५५-०१९९
इमेल: sales.support@microsemi.com
www.microsemi.com
© 2017 माइक्रोसेमी निगम। सबै अधिकार सुरक्षित। माइक्रोसेमी र माइक्रोसेमी लोगो माइक्रोसेमी कर्पोरेशनका ट्रेडमार्क हुन्। अन्य सबै ट्रेडमार्क र सेवा चिन्हहरू तिनीहरूका सम्बन्धित मालिकहरूको सम्पत्ति हुन्।

कागजातहरू / स्रोतहरू

Microsemi DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero [pdf] प्रयोगकर्ता गाइड
DG0441 SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero, DG0441, SmartFusion2 SoC FPGA अनुकूली FIR फिल्टर Libero, FIR फिल्टर Libero

सन्दर्भहरू

एक टिप्पणी छोड्नुहोस्

तपाईंको इमेल ठेगाना प्रकाशित गरिने छैन। आवश्यक क्षेत्रहरू चिन्ह लगाइएका छन् *