intel AN 951 Stratix 10 IO Limited FPGA डिजाइन दिशानिर्देशहरू
परिचय
यो कागजातले Intel® Stratix® 10 I/O Limited (IOL) FPGA हरू -NL सँग अन्त्य हुने पार्ट नम्बरहरू (OPN) अर्डर गरेर तोकिएको डिजाइन दिशानिर्देशहरू प्रदान गर्दछ। I/O Limited FPGAs ले ट्रान्सीभर उपयोगलाई सीमित गर्दछ जसरी एकतर्फी समग्र ब्यान्डविथ ≤499 Gbps र GPIO उपयोग ≤700 I/O पिनमा हुन्छ। ग्राहकहरूले यी यन्त्रहरू उपयोगी पाउन सक्छन् जहाँ निर्यात प्रतिबन्धहरूले FPGA हरूको प्रयोगलाई ट्रान्ससिभर र ती सीमाहरू माथिको I/O उपयोगमा बाधा पुर्याउँछ। अन्यथा निर्दिष्ट नगरेसम्म, Intel Stratix 10 I/O Limited FPGAs ले मानक Intel Stratix 10 FPGAs जस्तै व्यवहार गर्दछ। यो कागजात Intel Quartus® प्राइम सफ्टवेयर संस्करण 21.1 मा आधारित छ।
माथिview
Intel Stratix 10 I/O Limited (IOL) FPGA हरू -NL प्रत्यय संग समाप्त हुने भाग नम्बरहरू (OPN) अर्डरिङका साथ तोकिएका छन्।
Intel Quartus प्राइम सफ्टवेयरमा GPIO, LVDS, र ट्रान्सीभर उपयोग सीमित गर्न Intel Stratix 10 IOL FPGAs मा प्रतिबन्धहरू छन्।
निम्न तालिकाले Intel Stratix 10 IOL FPGAs र Intel Stratix 10 मानक OPN FPGAs को लागि सुविधा समर्थन देखाउँछ।
तालिका १। Intel Stratix 10 I/O सीमित यन्त्र र Intel Stratix 10 मानक उपकरण विशेषता तुलना:
| सुविधा | प्यारामिटर | मानक उपकरण | I/O सीमित उपकरण |
| कन्फिगरेसन | योजना | कुनै प्रकार्य वा प्रदर्शन भिन्नता बिना सबै योजनाहरूलाई समर्थन गर्नुहोस्। | |
| प्रोग्रामिङ file अनुकूलता | (1) | (1) | |
| GPIO र LVDS | अधिकतम I/O पिन गणना उपयोग (2) (3) | >700 पिन (4) | ≤700 पिन |
| ट्रान्सीभर | अधिकतम ब्यान्डविथ उपयोग (5) | > 499 Gbps | ≤499 Gbps |
| गतिशील पुन: कन्फिगरेसन | हो | हो (6) | |
| नोट: Fer. सन्दर्भ गर्नुहोस् यन्त्र कन्फिगरेसन दिशानिर्देशहरू विवरणको लागि विषय।
2. GPIO र LVDS पिन गणनाहरू Intel Quartus प्राइम सफ्टवेयर IOL प्रतिबन्धद्वारा 700 पिनहरूमा सीमित छन्। LVDS पिन गणना प्रति जोडी 2 पिन हो। 3. I/O पिन गणनाले सामान्य उद्देश्य I/O, LVDS I/O, र उच्च मात्रा समावेश गर्दछtage I/O। 4. अधिकतम I/O पिन गणना उपलब्धता उपकरण प्याकेज चयन मा निर्भर गर्दछ। 5. इन्टेल क्वार्टस प्राइम सफ्टवेयर ब्यान्डविथ गणनाको विवरणहरूको लागि, सन्दर्भ गर्नुहोस् ट्रान्सीभर ब्यान्डविथ गणना विषय। 6. गतिशील पुन: कन्फिगरेसन सक्षम गर्नाले इन्टेल क्वार्टस प्राइम सफ्टवेयर IOL प्रतिबन्धहरू प्रति ट्रान्ससिभर अधिकतम ब्यान्डविथ घटाउँछ। सन्दर्भ गर्नुहोस् गतिशील पुन: कन्फिगरेसन स्थिति मा खण्ड ट्रान्सीभर ब्यान्डविथ गणना थप जानकारीको लागि विषय। |
|||
उपलब्ध यन्त्र विकल्पहरू र भाग नम्बरहरू क्रमबद्ध गर्नुहोस्
यो विषयले उपलब्ध यन्त्र विकल्पहरू र तिनीहरूका सम्बन्धित अर्डरिङ कोडहरू बीचको म्यापिङलाई चित्रण गर्छ, र I/O Limited (IOL) र मानक अर्डरिङ कोडहरू बीचको तुलना देखाउँछ।
चित्र १। एसample अर्डरिङ कोड र Intel Stratix 10 FPGAs को लागि वैकल्पिक NL प्रत्ययको साथ उपलब्ध विकल्पहरू
निम्न तालिकाले Intel Stratix 10 IOL FPGA अर्डरिङ पार्ट नम्बरहरू (OPN) र बराबरको Intel Stratix 10 मानक यन्त्र OPN देखाउँछ। यस तालिकामा सूचीबद्ध नभएका यन्त्रहरू अर्डर गर्ने बारे जानकारीको लागि, आफ्नो Intel प्रतिनिधिलाई सम्पर्क गर्नुहोस्।
तालिका १। Intel Stratix 10 I/O Limited (IOL) FPGA OPN र Equivalent Standard FPGA OPN
| संस्करण | मानक FPGA OPN | I/O लिमिटेड FPGA OPN |
| GX | 1SG040HH2F35I2VG | 1SG040HH2F35I2VGNL |
| 1SG065HH2F35I2LG | 1SG065HH2F35I2LGNL | |
| 1SG110HN2F43E2VG | 1SG110HN2F43E2VGNL | |
| 1SG110HN2F43I2VG | 1SG110HN2F43I2VGNL | |
| 1SG166HN2F43I2VG | 1SG166HN2F43I2VGNL | |
| 1SG280LN2F43I2LG | 1SG280LN2F43I2LGNL | |
| 1SG280HN2F43I2VG | 1SG280HN2F43I2VGNL | |
| 1SG280HN2F43I2LG | 1SG280HN2F43I2LGNL | |
| TX | 1ST040EH2F35I2LG | 1ST040EH2F35I2LGNL |
| 1ST110EN2F43I2VG | 1ST110EN2F43I2VGNL | |
| 1ST110EN2F43I2LG | 1ST110EN2F43I2LGNL | |
| DX | 1SD110PJ2F43E2VG | 1SD110PJ2F43E2VGNL |
इंटेल क्वार्टस प्राइम सफ्टवेयर दिशानिर्देश
Intel Stratix 21.1 I/O Limited (IOL) FPGAs लक्षित डिजाइनहरू कम्पाइल गर्न तपाईंले Intel Quartus Prime Pro Edition सफ्टवेयर संस्करण २१.१ वा पछिको प्रयोग गर्नुपर्छ।
निम्न विषयहरूले Intel Stratix 10 Standard OPN FPGAs र Intel Stratix 10 IOL FPGAs, र Intel Quartus प्राइम सफ्टवेयर प्याच अनुकूलता बीचको Intel Quartus Prime डिजाइनहरू माइग्रेट गर्न मार्गदर्शन प्रदान गर्दछ।
डिजाइन माइग्रेसन
मानक Intel Stratix 10 FPGA र Intel Stratix 10 I/O Limited (IOL) FPGA बीचको डिजाइन माइग्रेट गर्ने दुई तरिकाहरू छन्।
डिजाइन माइग्रेसन विधि १: यन्त्र OPN परिवर्तन गर्नुहोस्
- Intel Quartus प्राइम सफ्टवेयरमा, Assignments ➤ Device मा क्लिक गर्नुहोस् र आफ्नो लक्षित यन्त्र चयन गर्नुहोस्।
- यदि चाहियो भने, तपाईंसँग स्थान र पिन असाइनमेन्टहरू परिवर्तन गर्न लचिलोपन छ। Intel Quartus प्राइम सफ्टवेयरले स्थान र I/O असाइनमेन्टहरू हटाउनको लागि प्रोम्प्ट गर्दा हो क्लिक गर्नुहोस्, वा तपाईंको अवस्थित असाइनमेन्टहरू राख्नको लागि होइन क्लिक गर्नुहोस्।
चित्र १। स्थान र I/O असाइनमेन्टहरू हटाउनको लागि संवाद बाकस
डिजाइन माइग्रेसन विधि २: माइग्रेसन प्रयोगकर्ता इन्टरफेस प्रयोग गर्नुहोस्
माइग्रेसन प्रयोगकर्ता इन्टरफेसले उपकरण अनुकूलता जाँच गर्न मद्दत गर्दछ र तुलना तालिका प्रदान गर्दछ - पिन माइग्रेसनबाट पहुँचयोग्य। View पिन प्लानरमा - माइग्रेसनका लागि छानिएका यन्त्रहरू बीचको माइग्रेसन परिणामहरू देखाउँदै।
- Intel Quartus प्राइम सफ्टवेयरमा, Assignments ➤ Device मा क्लिक गर्नुहोस्।
- यन्त्र विन्डोको तल-दायाँमा माइग्रेसन यन्त्रहरू बटनमा क्लिक गर्नुहोस्।
चित्र १। Exampयन्त्र संवाद बक्सको ले
- माइग्रेसन यन्त्रहरू संवाद बाकसमा, तपाईंले लक्षित गर्न चाहनुभएको उपयुक्त माइग्रेसन यन्त्र छान्नुहोस्।
चित्र १। Exampमाइग्रेसन यन्त्रहरू संवाद बक्सको ले
- पिन माइग्रेसन View पिन प्लानरमा उपलब्ध छ, र माइग्रेसन उपकरणहरू बीच तुलना गर्न सुविधा दिन्छ; यसले निम्न जानकारी प्रदान गर्दछ:
- पिन नम्बर
- माइग्रेसन उपकरणहरू
- पिन खोजकर्ता
- माइग्रेसन परिणाम
- हाइलाइट गरिएका पिनहरू मात्र देखाउनुहोस्
- माइग्रेसन भिन्नताहरू देखाउनुहोस्
- निर्यात गर्नुहोस्
- स्तम्भ देखाउनुहोस्
पिन माइग्रेसन खोल्नुहोस् View पिन प्लानरमा क्लिक गरेर View ➤ माइग्रेसन विन्डो पिन गर्नुहोस्। तपाईंले पिन माइग्रेसनमा आफ्नो चयनमा दायाँ क्लिक गरेर विस्तृत जानकारी पहुँच गर्न सक्नुहुन्छ View.
चित्र १। Exampपिन माइग्रेसन को ले View
इंटेल क्वार्टस प्राइम सफ्टवेयर प्याच अनुकूलता
Intel Stratix 10 FPGAs को लागि मानक OPN को साथ Intel Quartus प्राइम सफ्टवेयर प्याच Intel Stratix 10 I/O Limited (IOL) FPGAs सँग उपयुक्त छैन, जबसम्म प्याचले समर्थन निर्दिष्ट गर्दैन।
Intel Stratix 10 IOL FPGAs को लागि Intel Quartus प्राइम सफ्टवेयर प्याच अनुरोध गर्न, मेरो Intel समर्थनलाई सम्पर्क गर्नुहोस्।
सम्बन्धित इंटेल क्वार्टस प्राइम सफ्टवेयर त्रुटि सन्देशहरू
Intel Stratix 10 I/O Limited FPGAs लक्षित डिजाइनहरू संकलन गर्दा, तपाईंले तल देखाइए अनुसार संकलन त्रुटि सन्देशहरू सामना गर्न सक्नुहुन्छ।
तालिका १। सम्बन्धित इंटेल क्वार्टस प्राइम सफ्टवेयर त्रुटि सन्देशहरू
| इंटेल क्वार्टस प्राइम सफ्टवेयर त्रुटि सन्देश | सन्दर्भ |
| यो डिजाइनले अधिकतम 700 प्रयोगकर्ता-IOs मा प्रतिबन्धित उपकरण प्रयोग गर्दछ। हाल,I/O पिन गणना> प्रयोग भइरहेको छ! | > 700 पिन उपयोगको लागि त्रुटि सन्देश |
| हालको यन्त्रउपकरण OPN>को डाटा-दर ४९९Gbps भन्दा बढी हुन सक्दैन। डिजाइनको TX डाटा दर होTX संचयी डाटा दर>, र RX डाटा दर होRX संचयी डाटा दर>. | अधिकतम ट्रान्सीभर भन्दा बढि डिजाइनको लागि त्रुटि सन्देश ब्यान्डविथ |
यन्त्र दिशानिर्देशहरू
Intel Stratix 10 I/O Limited (IOL) FPGAs ले Intel Stratix 10 मानक OPN FPGAs जस्तै उपकरण कन्फिगरेसन योजनाहरूलाई समर्थन गर्दछ। निम्न विषयहरूले Intel Stratix 10 IOL FPGA मा सफल डिजाइन संकलन सुनिश्चित गर्न GPIO, LVDS, र ट्रान्सीभर सुविधाहरू कन्फिगर गर्ने दिशानिर्देशहरू प्रदान गर्दछ।
यन्त्र कन्फिगरेसन दिशानिर्देशहरू
Intel Stratix 10 I/O Limited (IOL) FPGA सँग अनौठो यन्त्र आईडीहरू छन् जसले अनाधिकृत प्रोग्रामिङ लोड हुनबाट रोक्नको लागि यन्त्र फर्मवेयरलाई नियन्त्रण गर्दछ। files.
प्रोग्रामिङ File अनुकूलता
निम्न तालिकाले प्रोग्रामिङ देखाउँछ file मानक OPN उपकरणहरू र समकक्ष IOL OPN उपकरणहरू बीच अनुकूलता। यदि तपाइँ मानक OPN यन्त्र र उपयुक्त IOL OPN उपकरण दुवैमा समान डिजाइनलाई लक्षित गर्नुहुन्छ भने, तपाइँ IOL OPN प्रयोग गरेर मात्र डिजाइन कम्पाइल गर्न छनौट गर्न सक्नुहुन्छ।
तालिका १। प्रोग्रामिङ File मानक OPN संग Intel Stratix 10 FPGA र IOL OPN संग Intel Stratix 10 I/O लिमिटेड FPGA बीचको अनुकूलता
| Intel Stratix 10 मानक उपकरण | Intel Stratix 10 I/O सीमित उपकरण | |
| प्रोग्रामिङ file I/O Limited OPN बाट उत्पन्न | हो | हो |
| प्रोग्रामिङ file मानक OPN संग उत्पन्न | हो | छैन |
.SOF प्रोग्रामिङबाट उपकरण OPN पहिचान गर्ने विधि File
निम्न चरणहरूले तपाइँलाई दिइएको .SOF निर्धारण गर्न अनुमति दिन्छ file मानक OPN संग Intel Stratix 10 FPGA वा IOL OPN को साथ Intel Stratix 10 FPGA लाई लक्षित गर्दछ।
- Intel Quartus प्राइम सफ्टवेयर कमाण्ड-लाइन इन्टरफेसमा जानुहोस्।
- .SOF पत्ता लगाउन कार्य निर्देशिका परिवर्तन गर्नुहोस् file: $cdfile_directory>
- quartus_pfg आदेश टाइप गर्नुहोस् र चलाउनुहोस्: $ quartus_pfg -ifileनाम>.sof
- प्रदर्शित सन्देशमा, उपकरण खोज्नुहोस्: ।
निम्न चित्रले एक पूर्व चित्रण गर्दछampप्रदर्शित इंटेल क्वार्टस प्राइम सफ्टवेयर सन्देशको le। लक्षित Intel Stratix 10 I/O Limited FPGA को अंश संख्या NL सँग समाप्त हुन्छ।
चित्र १। Examp.SOF मा IOL OPN देखाउँदै Intel Quartus प्राइम सफ्टवेयर सन्देशको le File
यन्त्र ID मा जानकारीको लागि, Intel Stratix 10 J मा यन्त्र ID हेर्नुहोस्TAG सीमा स्क्यान परीक्षण प्रयोगकर्ता गाइड।
सम्बन्धित जानकारी
Intel Stratix 10 JTAG सीमा स्क्यान परीक्षण प्रयोगकर्ता गाइड
GPIO र LVDS दिशानिर्देशहरू
निम्न विषयहरूले इनपुट/आउटपुट (I/O) स्रोत तुलना र डिजाइन माइग्रेसन दिशानिर्देशहरू प्रदान गर्दछ।
मानक OPN र IOL OPN यन्त्रहरू बीचको I/O स्रोत तुलना
निम्न तालिकाले Intel Stratix 10 Standard OPN र Intel Stratix 10 I/O Limited (IOL) OPN FPGAs लाई तुलना गर्दछ।
तालिका १। Intel Stratix 10 Standard OPN र I/O Limited OPN FPGAs बीचको समानता र भिन्नता
| वस्तु | समानताहरू | भिन्नताहरू |
| I/O सुविधा | I/O सुविधाहरू समान छन्। (1) | कुनै पनि छैन |
| पिन प्रकार्य | Intel Stratix 10 यन्त्र पिन-आउटमा वर्णन गरिएका पावर र कन्फिगरेसन पिनहरू सहित सबै पिन कार्यहरू files समान छन्। (2) | कुनै पनि छैन |
| I/O उपयोग सीमा | F35 र F43 प्याकेजहरूका लागि, कुल I/O गणना उपयोग सीमाहरू मानक OPN र IOL OPN यन्त्रहरू बीच समान छन्, किनभने दुवैमा <700 I/O पिनहरू मात्र छन्। | F50, F55 र F74 प्याकेजहरूको लागि (3) कुल I/O उपयोग IOL OPN को लागि अधिकतम 700 पिनहरूमा सीमित छ। 700 I/O पिनहरू पिन-आउट भित्र सूचीबद्ध कुनै पनि पिन संयोजन हुन सक्छ file। मानक OPN यन्त्रहरूमा 700 भन्दा बढी पिनहरू प्रयोग गर्ने डिजाइनहरूका लागि, कुल I/O काउन्टलाई घटाउनुपर्छ।
≤700 IOL उपकरणमा फिट हुन। |
| नोट: 1. सन्दर्भ गर्नुहोस् Intel Stratix 10 सामान्य उद्देश्य I/O प्रयोगकर्ता गाइड Intel Stratix 10 I/O सुविधाहरूमा जानकारीको लागि।
2. सन्दर्भ गर्नुहोस् Intel® स्ट्र्याटिक्स® 10 यन्त्र पिन-आउट Files. 3. F10, F50 र F55 प्याकेज विकल्पहरूसँग Intel Stratix 74 IOL FPGAs हाल उपलब्ध छैनन्। जानकारीको लागि, आफ्नो Intel प्रतिनिधिलाई सम्पर्क गर्नुहोस्। |
||
डिजाइन माइग्रेसन
ठुलो I/O उपयोग गणनाबाट कम I/O उपयोग गणनामा डिजाइन स्थानान्तरण गर्दा, तपाईंले कुल यन्त्रको शक्ति र पिन जडानहरू परिवर्तनको मूल्याङ्कन गर्नुपर्छ।
कुल यन्त्र पावर खपत
यन्त्रको पावर खपत डिजाइनमा I/O उपयोगमा निर्भर गर्दछ। मानक OPN बाट I/O Limited (IOL) OPN यन्त्रहरूमा डिजाइन माइग्रेट गरिसकेपछि I/O उपयोग परिवर्तन हुँदा, तपाईंले Intel Quartus प्राइम पावर एनालाइजर वा Intel FPGA पावर र थर्मल क्याल्कुलेटर प्रयोग गरी बिजुली खपतको मूल्याङ्कन गर्नुपर्छ, सही शक्ति अनुमान प्राप्त गर्न।
सम्बन्धित जानकारीको लागि, सन्दर्भ गर्नुहोस्:
- Intel® FPGA पावर र थर्मल क्याल्कुलेटर प्रयोगकर्ता गाइड
- Intel® Quartus® प्राइम प्रो संस्करण प्रयोगकर्ता गाइड - पावर विश्लेषण र अनुकूलन
प्रयोग नगरिएका पिनको लागि पिन जडान
मानक OPN बाट IOL OPN यन्त्रहरूमा डिजाइन माइग्रेट गरेपछि त्यहाँ प्रयोग नगरिएका I/O पिनहरू छन् भने, तपाईंले Intel Quartus प्राइम सफ्टवेयरमा परिभाषित गरिएअनुसार प्रयोग नगरिएका पिनहरू जडान गर्नुपर्छ। निम्न चरणहरूले यो प्रक्रियालाई चित्रण गर्दछ:
- Intel Quartus प्राइम सफ्टवेयरको प्रोजेक्ट नेभिगेटरमा, OPN मा दायाँ क्लिक गर्नुहोस्, र त्यसपछि उपकरणमा क्लिक गर्नुहोस्।
चित्र १। यन्त्र संवाद बक्स खोल्दै
- यन्त्र संवाद बाकसमा, यन्त्र र पिन विकल्पहरू बटनमा क्लिक गर्नुहोस्।
चित्र १। यन्त्र संवाद बक्समा यन्त्र र पिन विकल्पहरू बटन
- यन्त्र र पिन विकल्पहरू संवाद बाकसको बाँया छेउमा रहेको कोटी रूखमा प्रयोग नगरिएको पिन ट्याबमा नेभिगेट गर्नुहोस्। सबै प्रयोग नगरिएका पिनहरू रिजर्भ गर्नुहोस् खण्डमा ड्रपडाउन सूचीबाट आफ्नो मनपर्ने सेटिङ चयन गर्नुहोस्।
चित्र १। यन्त्र र पिन विकल्पहरू संवाद बक्स
> 700 पिन उपयोगको लागि त्रुटि सन्देश
जब एक डिजाइनमा 700 I/O पिन भन्दा बढी भएको प्याकेजको लागि 700 पिनहरू भन्दा बढी I/O उपयोग हुन्छ, Intel Quartus Prime सफ्टवेयरले संकलनको क्रममा त्रुटि सन्देश जारी गर्दछ।
त्रुटि सन्देश: यो डिजाइनले अधिकतम 700 प्रयोगकर्ता-IOs मा प्रतिबन्धित उपकरण प्रयोग गर्दछ। हाल, प्रयोग भइरहेको छ! ”
ट्रान्सीभर दिशानिर्देशहरू
Intel Stratix 10 I/O Limited (IOL) FPGAs मा अतिरिक्त Intel Quartus Prime Fitter प्लेसमेन्ट प्रतिबन्धहरू छन् जसले डिजाइनमा सबै प्रयोग गरिएका ट्रान्सीभर च्यानलहरूमा सम्बन्धित TX संचयी डेटा दर र RX संचयी डेटा दरको लागि 499 Gbps मा अधिकतम ट्रान्सीभर ब्यान्डविथ सेट गर्दछ। सम्बन्धित L/H/E/P-Tile Transceiver User Guide र AN 778 मा रहेको प्लेसमेन्ट दिशानिर्देशहरू दुबै मानक Intel Stratix 10 र IOL Intel Stratix 10 FPGAs को लागी लागू हुन्छ।
सम्बन्धित जानकारीको लागि, सन्दर्भ गर्नुहोस्:
- L- र H-Tile Transceiver PHY प्रयोगकर्ता गाइड
- ई-टाइल ट्रान्सीभर PHY प्रयोगकर्ता गाइड
Intel FPGA P-Tile Avalon Streaming IP PCI एक्सप्रेस डिजाइन पूर्वको लागिampले प्रयोगकर्ता गाइड - पी-टाइल Avalon® मेमोरी-म्याप गरिएको Intel® FPGA IP PCI एक्सप्रेस * प्रयोगकर्ता गाइडको लागि
- AN 778: Intel® Stratix® 10 L-Tile/H-Tile Transceiver उपयोग
ट्रान्सीभर ब्यान्डविथ गणना
डिजाइनको TX संचयी डेटा दर र RX संचयी डेटा दरमा लागू हुने प्रत्येक च्यानलको ट्रान्सीभर डेटा दर दुई नेटिभ PHY IP कन्फिगरेसनहरूको अधीनमा छ: सिग्नल मोडुलेशन मोड, र गतिशील पुन: कन्फिगरेसन स्थिति।
सिग्नल मोड्युलेसन मोड
पूर्वनिर्धारित रूपमा, नेटिभ PHY IP ले गैर-रिटर्न-टू-शून्य (NRZ) मोडुलेशन लागू गर्दछ
तपाईले पल्स- चयन नगरेसम्म विद्युतीय संकेतAmpETile मा litude मोडुलेशन 4-स्तर (PAM4)।
L-Tile र H-Tile सँग विद्युतीय संकेतको लागि मात्र NRZ मोडुलेशन छ। जब एक च्यानल NRZ प्रयोग गर्दछ, डाटा दर मान एकल च्यानल रूपमा गणना हुन्छ; यद्यपि, जब लिङ्कले PAM4 प्रयोग गर्दछ, डेटा दर मानले दुई च्यानलहरूको रूपमा गणना गर्दछ जब यसले दुई भौतिक च्यानलहरू प्रयोग गर्दछ।
ExampNRZ प्रयोग गरेर 10 Gbps को एउटा च्यानल र PAM56 सिग्नलिङ प्रयोग गरेर एउटा लिङ्क 4 Gbps भएको प्रयोग मोडेलको लागि गणनाको le
ब्यान्डविथ = (10Gbps x 1 च्यानल) + (56 Gbps x 2 च्यानलहरू) = 122 Gbps
गतिशील पुन: कन्फिगरेसन स्थिति
L-Tile, H-Tile, र E-Tile यन्त्रहरूका लागि, TX र RX डेटा दरको लागि Intel Quartus प्राइम सफ्टवेयरले प्रयोग गरेको डाटा दर ट्रान्सीभर गतिशील पुन: कन्फिगरेसन सुविधाको स्थितिको विषय हो। जब तपाईंले गतिशील पुन: कन्फिगरेसन सक्षम गर्नुभएको छैन, डाटा दर मूल PHY IP मा सेट गरिएको डाटा दर विशेषताद्वारा परिभाषित गरिन्छ। जब तपाइँ गतिशील पुन: कन्फिगरेसन सक्षम गर्नुहुन्छ, डाटा दर L-Tile, H-Tile, वा E-Tile को सबैभन्दा छिटो ट्रान्सीभर विनिर्देश अनुसार च्यानलको अधिकतम डेटा दर द्वारा परिभाषित गरिन्छ।
ट्रान्सीभर ब्यान्डविथलाई निम्न परिभाषाहरू अनुसार थप घटाइएको छ:
- L-Tile उपकरणहरूको लागि, Intel Quartus प्राइम सफ्टवेयरले ट्रान्सीभर गति ग्रेड 2 मा च्यानलको अधिकतम डेटा दर लागू गर्दछ, किनभने L-Tile मा ट्रान्सीभर गति ग्रेड 1 छैन।
- H-Tile र E-Tile यन्त्रहरूका लागि, Intel Quartus प्राइम सफ्टवेयरले I/O Limited (IOL) OPN ट्रान्सीभर स्पीड ग्रेड 1 भए तापनि ट्रान्सीभर गति ग्रेड 2 मा च्यानलको अधिकतम डेटा दर लागू गर्दछ।
निम्न तालिकाले पूर्व चित्रण गर्दछample जसले L-Tile, H-Tile, वा E-Tile उपकरण भित्र सबै च्यानलहरूमा 10 Gbps प्रयोग गर्दछ।
तालिका १। इंटेल क्वार्टस प्राइम सफ्टवेयर ट्रान्ससिभर ब्यान्डविथ गणनाको लागि प्रति च्यानल प्रभावकारी डाटा दर पूर्वसँगample 10Gbps नेटिभ PHY IP
| गतिशील पुन: कन्फिगरेसन स्थिति | |||||||
| असक्षम गर्नुहोस् | सक्षम गर्नुहोस् | ||||||
| च्यानल स्थान | एप्लाइड डाटा दर प्रति च्यानल (Gbps) | च्यानल स्थान | एप्लाइड डाटा दर प्रति च्यानल (Gbps) | ||||
| L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | ||
| 23 | 10 | 10 | ६.५ / ६.७ | 23 | 17.4 | 17.4 | ६.५ / ६.७ |
| 22 | 10 | 10 | ६.५ / ६.७ | 22 | 26.6 | 28.3 | ६.५ / ६.७ |
| 21 | 10 | 10 | ६.५ / ६.७ | 21 | 26.6 | 28.3 | ६.५ / ६.७ |
| 20 | 10 | 10 | ६.५ / ६.७ | 20 | 17.4 | 17.4 | ६.५ / ६.७ |
| 19 | 10 | 10 | ६.५ / ६.७ | 19 | 26.6 | 28.3 | ६.५ / ६.७ |
| 18 | 10 | 10 | ६.५ / ६.७ | 18 | 26.6 | 28.3 | ६.५ / ६.७ |
| 17 | 10 | 10 | ६.५ / ६.७ | 17 | 17.4 | 17.4 | ६.५ / ६.७ |
| 16 | 10 | 10 | ६.५ / ६.७ | 16 | 26.6 | 28.3 | ६.५ / ६.७ |
| 15 | 10 | 10 | ६.५ / ६.७ | 15 | 26.6 | 28.3 | ६.५ / ६.७ |
| 14 | 10 | 10 | ६.५ / ६.७ | 14 | 17.4 | 17.4 | ६.५ / ६.७ |
| 13 | 10 | 10 | ६.५ / ६.७ | 13 | 26.6 | 28.3 | ६.५ / ६.७ |
| 12 | 10 | 10 | ६.५ / ६.७ | 12 | 26.6 | 28.3 | ६.५ / ६.७ |
| 11 | 10 | 10 | ६.५ / ६.७ | 11 | 17.4 | 17.4 | ६.५ / ६.७ |
| 10 | 10 | 10 | ६.५ / ६.७ | 10 | 26.6 | 28.3 | ६.५ / ६.७ |
| 9 | 10 | 10 | ६.५ / ६.७ | 9 | 26.6 | 28.3 | ६.५ / ६.७ |
| 8 | 10 | 10 | ६.५ / ६.७ | 8 | 17.4 | 17.4 | ६.५ / ६.७ |
| जारी… | |||||||
| गतिशील पुन: कन्फिगरेसन स्थिति | |||||||
| असक्षम गर्नुहोस् | सक्षम गर्नुहोस् | ||||||
| च्यानल स्थान | एप्लाइड डाटा दर प्रति च्यानल (Gbps) | च्यानल स्थान | एप्लाइड डाटा दर प्रति च्यानल (Gbps) | ||||
| L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | L-टाइल | H-टाइल | ई-टाइल (NRZ/ PAM4) | ||
| 7 | 10 | 10 | ६.५ / ६.७ | 7 | 26.6 | 28.3 | ६.५ / ६.७ |
| 6 | 10 | 10 | ६.५ / ६.७ | 6 | 26.6 | 28.3 | ६.५ / ६.७ |
| 5 | 10 | 10 | ६.५ / ६.७ | 5 | 17.4 | 17.4 | ६.५ / ६.७ |
| 4 | 10 | 10 | ६.५ / ६.७ | 4 | 26.6 | 28.3 | ६.५ / ६.७ |
| 3 | 10 | 10 | ६.५ / ६.७ | 3 | 26.6 | 28.3 | ६.५ / ६.७ |
| 2 | 10 | 10 | ६.५ / ६.७ | 2 | 17.4 | 17.4 | ६.५ / ६.७ |
| 1 | 10 | 10 | ६.५ / ६.७ | 1 | 26.6 | 28.3 | ६.५ / ६.७ |
| 0 | 10 | 10 | ६.५ / ६.७ | 0 | 26.6 | 28.3 | ६.५ / ६.७ |
अधिकतम ट्रान्सीभर ब्यान्डविथ भन्दा बढी डिजाइनको लागि त्रुटि सन्देश
जब डिजाइनले ≤499Gbps को अधिकतम ट्रान्सीभर ब्यान्डविथ नाघ्छ, Intel Quartus Prime Fitter ले संकलनको क्रममा त्रुटि सन्देशहरू जारी गर्दछ। प्रणालीले त्रुटिसँग सम्बन्धित जानकारी, त्रुटि सन्देशको तुरुन्तै अघि प्रदर्शन गर्दछ। सूचना सन्देशहरू भाग 1 ले सबै RX र TX च्यानलहरू र प्रत्येक TX र RX च्यानलको लागि एउटा सन्देश लाइनको साथ ट्रान्ससिभर ब्यान्डविथ गणनाहरूमा Fitter द्वारा लागू गरेको डेटा दर सूचीबद्ध गर्दछ। सन्देशले च्यानलले ट्रान्सीभर गतिशील पुन: कन्फिगरेसन सुविधा सक्षम पार्छ कि गर्दैन भनेर पहिचान गर्छ। निम्न पूर्वampलेसले यी सूचना सन्देशहरू चित्रण गर्दछ:
जानकारी सन्देशहरू भाग 2 ले TX संचयी डेटा दर र RX संचयी डेटा दर सूचीबद्ध गर्दछ जुन ट्रान्सीभर ब्यान्डविथ सीमा नाघ्यो कि भनेर निर्धारण गर्न Intel Quartus प्राइम सफ्टवेयरले लागू गरेको छ। निम्न पूर्वampलेसले यी सूचना सन्देशहरू चित्रण गर्दछ:
हालको डिजाइनको TX वा RX संचयी डेटा दर ४९९ Gbps नाघेमा त्रुटि सन्देश देखापर्छ।
निम्न तथ्याङ्कले पूर्व देखाउँछampIntel Quartus प्राइम सफ्टवेयर जानकारी सन्देशहरू र निम्न डाटा दरहरूको लागि त्रुटि सन्देशहरू क्रमशः:
- TX र RX संचयी डाटा दर 498.998400 Gbps
- TX र RX संचयी डाटा दर 499.200000 Gbps
- TX र RX संचयी डाटा दर 1184.00000 Gbps
चित्र १। Examp498.998400 Gbps को TX र RX संचयी डाटा दर सहितको इंटेल क्वार्टस प्राइम सफ्टवेयर सूचना सन्देशहरू, ट्रान्ससिभर डायनामिक पुन: कन्फिगरेसन असक्षम
चित्र १। Exampइन्टेल क्वार्टस प्राइम सफ्टवेयर सूचना र त्रुटि सन्देशहरू 499.200000 Gbps को TX र RX संचयी डाटा दरको साथ, ट्रान्सीभर गतिशील पुन: कन्फिगरेसन असक्षम गरिएको छ।
चित्र १। ExampTX र RX संचयी डाटा दरको साथ 1184.00000 Gbps को Intel Quartus प्राइम सफ्टवेयर सूचना र त्रुटि सन्देशहरू, ट्रान्सीभर गतिशील पुन: कन्फिगरेसन सक्षम गरिएको छ।
AN 951 को लागि कागजात संशोधन इतिहास: Intel Stratix 10 I/O Limited FPGA डिजाइन दिशानिर्देश
| कागजात संस्करण | इंटेल क्वार्टस प्राइम संस्करण | परिवर्तनहरू |
| 2021.08.24 | 21.1 | मा लिङ्क थपियो यन्त्र कन्फिगरेसन दिशानिर्देशहरू विषय। |
| 2021.05.06 | 21.1 | प्रारम्भिक रिलीज। |
इंटेल कर्पोरेशन। सबै अधिकार सुरक्षित। Intel, Intel लोगो, र अन्य Intel मार्कहरू Intel Corporation वा यसको सहायक कम्पनीहरूको ट्रेडमार्क हुन्। Intel ले आफ्नो FPGA र अर्धचालक उत्पादनहरूको प्रदर्शनलाई Intel को मानक वारेन्टी अनुसार हालको विशिष्टताहरूमा वारेन्टी दिन्छ, तर सूचना बिना कुनै पनि समयमा कुनै पनि उत्पादन र सेवाहरूमा परिवर्तन गर्ने अधिकार सुरक्षित गर्दछ। Intel ले यहाँ वर्णन गरिएको कुनै पनि जानकारी, उत्पादन, वा सेवाको आवेदन वा प्रयोगबाट उत्पन्न हुने कुनै जिम्मेवारी वा दायित्व ग्रहण गर्दैन बाहेक Intel द्वारा लिखित रूपमा स्पष्ट रूपमा सहमत भए। Intel ग्राहकहरूलाई कुनै पनि प्रकाशित जानकारीमा भर पर्नु अघि र उत्पादन वा सेवाहरूको लागि अर्डर राख्नु अघि उपकरण विशिष्टताहरूको नवीनतम संस्करण प्राप्त गर्न सल्लाह दिइन्छ। *अन्य नाम र ब्रान्डहरू अरूको सम्पत्तिको रूपमा दाबी गर्न सकिन्छ।
कागजातहरू / स्रोतहरू
 |
intel AN 951 Stratix 10 IO Limited FPGA डिजाइन दिशानिर्देशहरू [pdf] प्रयोगकर्ता गाइड AN 951 Stratix 10 IO सीमित FPGA डिजाइन दिशानिर्देशहरू, सीमित FPGA डिजाइन दिशानिर्देशहरू, IO सीमित FPGA डिजाइन, AN 951 Stratix 10, FPGA डिजाइन |
