सामग्री लुकाउनुहोस्
1 इंटेल चिप आईडी FPGA आईपी कोर
2 सम्बन्धित जानकारी
3 उपकरण समर्थन
4 चिप आईडी इंटेल Stratix 10 FPGA आईपी कोर
5 पोर्टहरू
6 सिग्नल ट्याप मार्फत चिप ID Intel Stratix 10 FPGA IP पहुँच गर्दै
6.1 चिप ID Intel Stratix 10 FPGA IP कोर रिसेट गर्दै
6.2 सम्बन्धित जानकारी
6.3 सिग्नल ट्याप मार्फत अद्वितीय चिप ID Intel Arria 10 FPGA IP र Unique Chip ID Intel Cyclone 10 GX FPGA IP पहुँच गर्दै
6.4 चिप आईडी Intel FPGA IP कोर रिसेट गर्दै
6.5 चिप आईडी इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड अभिलेख
7 चिप आईडी Intel FPGA IP कोर प्रयोगकर्ता गाइडको लागि कागजात संशोधन इतिहास
8 कागजातहरू / स्रोतहरू
8.1 सन्दर्भहरू
9 सम्बन्धित पोस्टहरू

intel-LOGO

इंटेल चिप आईडी FPGA आईपी कोर

intel-Chip-ID-FPGA-IP-Cores-PRODUCT

प्रत्येक समर्थित Intel® FPGA सँग एक अद्वितीय 64-बिट चिप ID छ। चिप ID Intel FPGA IP कोरहरूले तपाईंलाई उपकरण पहिचानको लागि यो चिप ID पढ्न अनुमति दिन्छ।

सम्बन्धित जानकारी

  • Intel FPGA IP कोरको परिचय
    • सबै Intel FPGA IP कोरहरूको बारेमा सामान्य जानकारी प्रदान गर्दछ, जसमा प्यारामिटराइजिङ, जेनेरेटिङ, अपग्रेडिङ, र आईपी कोर सिमुलेट गर्ने।
  • संयुक्त सिम्युलेटर सेटअप स्क्रिप्ट उत्पन्न गर्दै
    • सिमुलेशन स्क्रिप्टहरू सिर्जना गर्नुहोस् जुन सफ्टवेयर वा IP संस्करण अपग्रेडहरूको लागि म्यानुअल अद्यावधिकहरू आवश्यक पर्दैन।

उपकरण समर्थन

आईपी ​​कोर समर्थित यन्त्रहरू
चिप आईडी Intel Stratix® 10 FPGA IP कोर Intel Stratix 10
अद्वितीय चिप आईडी Intel Arria® 10 FPGA IP कोर इंटेल एरिया 10
अद्वितीय चिप ID Intel Cyclone® 10 GX FPGA IP कोर इंटेल चक्रवात १० GX
अद्वितीय चिप ID Intel MAX® 10 FPGA IP Intel MAX 10
अद्वितीय चिप आईडी इंटेल FPGA आईपी कोर Stratix V Arria V चक्रवात V

सम्बन्धित जानकारी

  • अद्वितीय चिप आईडी Intel MAX 10 FPGA IP कोर

चिप आईडी इंटेल Stratix 10 FPGA आईपी कोर

  • यस खण्डले चिप आईडी इंटेल स्ट्र्याटिक्स 10 FPGA IP कोर वर्णन गर्दछ।

कार्यात्मक विवरण

डेटा_valid संकेत प्रारम्भिक अवस्थामा कम सुरु हुन्छ जहाँ यन्त्रबाट कुनै डेटा पढिएको छैन। रीडिड इनपुट पोर्टमा उच्च-देखि-लो पल्स फिड गरेपछि, चिप ID Intel Stratix 10 FPGA IP ले अद्वितीय चिप ID पढ्छ। पढिसकेपछि, IP कोरले आउटपुट पोर्टमा अद्वितीय चिप ID मान पुन: प्राप्तिको लागि तयार छ भनेर संकेत गर्न data_valid संकेतलाई जोड दिन्छ। तपाईंले IP कोर रिसेट गर्दा मात्र अपरेशन दोहोरिन्छ। chip_id[63:0] आउटपुट पोर्टले अद्वितीय चिप ID को मान राख्छ जबसम्म तपाईंले उपकरण पुन: कन्फिगर गर्नुहुन्न वा IP कोर रिसेट गर्नुहुन्न।

नोट: तपाईं चिप आईडी आईपी कोर सिमुलेट गर्न सक्नुहुन्न किनभने आईपी कोरले SDM बाट चिप आईडी डाटामा प्रतिक्रिया प्राप्त गर्दछ। यो आईपी कोर प्रमाणित गर्न, इन्टेलले तपाईंलाई हार्डवेयर मूल्याङ्कन गर्न सिफारिस गर्दछ।

पोर्टहरू

चित्र १: चिप आईडी Intel Stratix 10 FPGA IP कोर पोर्टहरू

intel-Chip-ID-FPGA-IP-Cores-FIG-1

तालिका १०: चिप आईडी Intel Stratix 10 FPGA IP कोर पोर्ट विवरण

पोर्ट I/O साइज (बिट) विवरण
clkin इनपुट 1 चिप आईडी ब्लकमा घडी संकेत फिड गर्दछ। अधिकतम समर्थित आवृत्ति तपाइँको प्रणाली घडी बराबर छ।
रिसेट इनपुट 1 आईपी ​​कोर रिसेट गर्ने सिंक्रोनस रिसेट।

IP कोर रिसेट गर्न, कम्तिमा 10 clkin चक्रहरूको लागि उच्च रिसेट संकेत जोड्नुहोस्।
data_valid आउटपुट 1 अद्वितीय चिप आईडी पुन: प्राप्तिको लागि तयार छ भनेर संकेत गर्दछ। यदि सिग्नल कम छ भने, आईपी कोर प्रारम्भिक अवस्थामा छ वा फ्यूज आईडीबाट डाटा लोड गर्न प्रगतिमा छ। आईपी ​​कोरले संकेतलाई जोड दिएपछि, डेटा chip_id [63..0] आउटपुट पोर्टमा पुन: प्राप्तिको लागि तयार छ।
chip_id आउटपुट 64 यसको सम्बन्धित फ्यूज आईडी स्थान अनुसार अद्वितीय चिप आईडी संकेत गर्दछ। IP कोरले data_valid सिग्नललाई जोड दिएपछि मात्र डाटा मान्य हुन्छ।

पावर-अपको मान ० मा रिसेट हुन्छ।

chip_id [६३:०] आउटपुट पोर्टले अद्वितीय चिप ID को मान राख्छ जबसम्म तपाईँले यन्त्र पुन: कन्फिगर गर्नुहुन्न वा IP कोर रिसेट गर्नुहुन्न।
पढेको इनपुट 1 readid सिग्नल उपकरणबाट ID मान पढ्न प्रयोग गरिन्छ। प्रत्येक चोटि 1 देखि 0 सम्मको मान परिवर्तन गर्दा, IP कोरले पढ्ने ID सञ्चालनलाई ट्रिगर गर्छ।

प्रयोग नगरिएको बेला तपाईंले सिग्नललाई ० मा ड्राइभ गर्नुपर्छ। पढ्ने ID सञ्चालन सुरु गर्न, कम्तिमा 0 घडी चक्रहरूको लागि सिग्नल उच्च ड्राइभ गर्नुहोस्, त्यसपछि यसलाई तल तान्नुहोस्। IP कोरले चिप आईडीको मान पढ्न थाल्छ।

सिग्नल ट्याप मार्फत चिप ID Intel Stratix 10 FPGA IP पहुँच गर्दै

जब तपाइँ readid सिग्नल टगल गर्नुहुन्छ, चिप ID Intel Stratix 10 FPGA IP कोरले Intel Stratix 10 उपकरणबाट चिप ID पढ्न थाल्छ। जब चिप आईडी तयार हुन्छ, चिप आईडी Intel Stratix 10 FPGA IP कोरले data_valid सिग्नललाई जोड दिन्छ र J लाई समाप्त गर्दछ।TAG पहुँच।

नोट: अद्वितीय चिप ID पढ्न प्रयास गर्नु अघि पूर्ण चिप कन्फिगरेसन पछि tCD2UM को बराबर ढिलाइ अनुमति दिनुहोस्। tCD2UM मानको लागि सम्बन्धित यन्त्र डाटाशीटलाई सन्दर्भ गर्नुहोस्।

चिप ID Intel Stratix 10 FPGA IP कोर रिसेट गर्दै

IP कोर रिसेट गर्न, तपाईंले कम्तिमा दस घडी चक्रहरूको लागि रिसेट संकेतलाई जोड दिनुपर्छ।

नोट

  1. Intel Stratix 10 उपकरणहरूका लागि, पूर्ण चिप प्रारम्भिकरण पछि कम्तिमा tCD2UM सम्म IP कोर रिसेट नगर्नुहोस्। tCD2UM मानको लागि सम्बन्धित यन्त्र डाटाशीटलाई सन्दर्भ गर्नुहोस्।
  2. IP कोर इन्स्ट्यान्टिएसन दिशानिर्देशहरूको लागि, तपाईंले Intel Stratix 10 कन्फिगरेसन प्रयोगकर्ता गाइडमा Intel Stratix 10 रिसेट रिलीज आईपी सेक्सनलाई सन्दर्भ गर्नुपर्छ।
सम्बन्धित जानकारी

Intel Stratix 10 कन्फिगरेसन प्रयोगकर्ता गाइड

  • Intel Stratix 10 रिसेट रिलीज आईपी बारे थप जानकारी प्रदान गर्दछ।

चिप आईडी इंटेल FPGA आईपी कोर

यस खण्डले निम्न IP कोरहरू वर्णन गर्दछ

  • अद्वितीय चिप आईडी Intel Arria 10 FPGA IP कोर
  • अद्वितीय चिप आईडी इंटेल चक्रवात 10 GX FPGA IP कोर
  • अद्वितीय चिप आईडी इंटेल FPGA आईपी कोर

कार्यात्मक विवरण

डेटा_valid संकेत प्रारम्भिक अवस्थामा कम सुरु हुन्छ जहाँ यन्त्रबाट कुनै डेटा पढिएको छैन। क्लकिन इनपुट पोर्टमा घडी सिग्नल फिड गरेपछि, चिप आईडी इंटेल FPGA आईपी कोरले अद्वितीय चिप आईडी पढ्छ। पढिसकेपछि, IP कोरले आउटपुट पोर्टमा अद्वितीय चिप ID मान पुन: प्राप्तिको लागि तयार छ भनेर संकेत गर्न data_valid संकेतलाई जोड दिन्छ। तपाईंले IP कोर रिसेट गर्दा मात्र अपरेशन दोहोरिन्छ। chip_id[63:0] आउटपुट पोर्टले अद्वितीय चिप ID को मान राख्छ जबसम्म तपाईंले उपकरण पुन: कन्फिगर गर्नुहुन्न वा IP कोर रिसेट गर्नुहुन्न।

नोट: Intel Chip ID IP कोरसँग सिमुलेशन मोडेल छैन files यो आईपी कोर प्रमाणित गर्न, इन्टेलले तपाईंलाई हार्डवेयर मूल्याङ्कन गर्न सिफारिस गर्दछ।

चित्र १: चिप आईडी इंटेल FPGA आईपी कोर पोर्टहरू

intel-Chip-ID-FPGA-IP-Cores-FIG-2

तालिका १०: चिप आईडी इंटेल FPGA आईपी कोर पोर्ट विवरण

पोर्ट I/O साइज (बिट) विवरण
clkin इनपुट 1 चिप आईडी ब्लकमा घडी संकेत फिड गर्दछ। अधिकतम समर्थित आवृत्तिहरू निम्नानुसार छन्:

• Intel Arria 10 र Intel Cyclone 10 GX: 30 MHz को लागि।

• Intel MAX 10, Stratix V, Arria V र Cyclone V: 100 MHz को लागि।
रिसेट इनपुट 1 आईपी ​​कोर रिसेट गर्ने सिंक्रोनस रिसेट।

IP कोर रिसेट गर्न, कम्तिमा 10 clkin चक्रहरू (1) को लागि उच्च रिसेट संकेत जोड्नुहोस्।

chip_id [६३:०] आउटपुट पोर्टले अद्वितीय चिप ID को मान राख्छ जबसम्म तपाईँले यन्त्र पुन: कन्फिगर गर्नुहुन्न वा IP कोर रिसेट गर्नुहुन्न।
data_valid आउटपुट 1 अद्वितीय चिप आईडी पुन: प्राप्तिको लागि तयार छ भनेर संकेत गर्दछ। यदि सिग्नल कम छ भने, आईपी कोर प्रारम्भिक अवस्थामा छ वा फ्यूज आईडीबाट डाटा लोड गर्न प्रगतिमा छ। आईपी ​​कोरले संकेतलाई जोड दिएपछि, डेटा chip_id [63..0] आउटपुट पोर्टमा पुन: प्राप्तिको लागि तयार छ।
chip_id आउटपुट 64 यसको सम्बन्धित फ्यूज आईडी स्थान अनुसार अद्वितीय चिप आईडी संकेत गर्दछ। IP कोरले data_valid सिग्नललाई जोड दिएपछि मात्र डाटा मान्य हुन्छ।

पावर-अपको मान ० मा रिसेट हुन्छ।
सिग्नल ट्याप मार्फत अद्वितीय चिप ID Intel Arria 10 FPGA IP र Unique Chip ID Intel Cyclone 10 GX FPGA IP पहुँच गर्दै

नोट: यदि तपाईंसँग J मा पहुँच गर्ने अन्य प्रणाली वा IP कोरहरू छन् भने Intel Arria 10 र Intel Cyclone 10 GX चिप ID पहुँचयोग्य छैन।TAG एकै साथ। पूर्वका लागिample, सिग्नल ट्याप II तर्क विश्लेषक, ट्रान्सीभर टुलकिट, इन-सिस्टम सिग्नल वा प्रोबहरू, र SmartVID कन्ट्रोलर IP कोर।

जब तपाइँ रिसेट संकेत टगल गर्नुहुन्छ, अद्वितीय चिप ID Intel Arria 10 FPGA IP र Unique Chip ID Intel Cyclone 10 GX FPGA IP कोरहरूले Intel Arria 10 वा Intel Cyclone 10 GX उपकरणबाट चिप ID पढ्न थाल्छन्। जब चिप ID तयार हुन्छ, अद्वितीय चिप ID Intel Arria 10 FPGA IP र Unique Chip ID Intel Cyclone 10 GX FPGA IP कोरहरूले data_valid संकेतलाई जोड दिन्छ र J लाई समाप्त गर्दछ।TAG पहुँच।

नोट: अद्वितीय चिप ID पढ्न प्रयास गर्नु अघि पूर्ण चिप कन्फिगरेसन पछि tCD2UM को बराबर ढिलाइ अनुमति दिनुहोस्। tCD2UM मानको लागि सम्बन्धित यन्त्र डाटाशीटलाई सन्दर्भ गर्नुहोस्।

चिप आईडी Intel FPGA IP कोर रिसेट गर्दै

IP कोर रिसेट गर्न, तपाईंले कम्तिमा दस घडी चक्रहरूको लागि रिसेट संकेतलाई जोड दिनुपर्छ। तपाईंले रिसेट सङ्केत डिसर्ट गरेपछि, आईपी कोरले फ्यूज आईडी ब्लकबाट अद्वितीय चिप आईडी पुन: पढ्छ। IP कोरले अपरेशन पूरा गरेपछि data_valid सिग्नललाई जोड दिन्छ।

नोट: Intel Arria 10, Intel Cyclone 10 GX, Intel MAX 10, Stratix V, Arria V, र Cyclone V यन्त्रहरूका लागि, पूर्ण चिप प्रारम्भ पछि कम्तिमा tCD2UM सम्म IP कोर रिसेट नगर्नुहोस्। tCD2UM मानको लागि सम्बन्धित यन्त्र डाटाशीटलाई सन्दर्भ गर्नुहोस्।

चिप आईडी इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड अभिलेख

यदि IP कोर संस्करण सूचीबद्ध छैन भने, अघिल्लो IP कोर संस्करणको लागि प्रयोगकर्ता गाइड लागू हुन्छ।

आईपी ​​कोर संस्करण प्रयोगकर्ता गाइड
18.1 चिप आईडी इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड
18.0 चिप आईडी इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड

चिप आईडी Intel FPGA IP कोर प्रयोगकर्ता गाइडको लागि कागजात संशोधन इतिहास

कागजात संस्करण इंटेल क्वार्टस® प्राइम संस्करण परिवर्तनहरू
2022.09.26 20.3
  • हटाइयो परियोजना व्यवस्थापन उत्तम अभ्यासहरू लिङ्क।
  • अद्यावधिक गरियो कार्यात्मक विवरण चिप आईडी Intel Stratix 10 FPGA IP Core मा।
  • अद्यावधिक गरियो कार्यात्मक विवरण चिप आईडी इंटेल FPGA आईपी कोरहरूमा।
2020.10.05 20.3
  • तालिकामा क्लकिन र रिसेटपोर्टहरूको विवरण अद्यावधिक गरियो: चिप आईडी इंटेल FPGA आईपी कोर पोर्ट विवरण Intel MAX 10 विवरणहरू समावेश गर्न।
  • अद्यावधिक गर्नुभयो चिप आईडी Intel FPGA IP कोर रिसेट गर्दै Intel MAX 10 उपकरणको लागि समर्थन समावेश गर्न खण्ड।
2019.05.17 19.1 अद्यावधिक गर्नुभयो चिप ID Intel Stratix 10 FPGA IP कोर रिसेट गर्दै IP कोर स्थापना दिशानिर्देशहरूको सन्दर्भमा दोस्रो नोट थप्नको लागि विषय।
2019.02.19 18.1 मा Intel MAX 10 उपकरणहरूको लागि समर्थन थपियो आईपी ​​कोर र समर्थित यन्त्रहरू तालिका।
2018.12.24 18.1
  • थपियो चिप आईडी इंटेल FPGA आईपी कोर प्रयोगकर्ता गाइड अभिलेख खण्ड।
  •  सम्बन्धित समर्थित यन्त्रहरूमा थप विवरणहरू प्रदान गर्न कागजातलाई पुनर्संरचना गरियो।
2018.06.08 18.0
  • Readid पोर्ट विवरण अद्यावधिक गरियो।
  • रिसेट पोर्ट विवरण अद्यावधिक गरियो।
2018.05.07 18.0 चिप ID Intel Stratix 10 FPGA IP IP कोरको लागि readid पोर्ट थपियो।

 

मिति संस्करण परिवर्तनहरू
डिसेम्बर २०२२ 2017.12.11
  •  बाट कागजात शीर्षक अद्यावधिक गरियो Altera अद्वितीय चिप आईडी आईपी कोर प्रयोगकर्ता गाइड.
  • थपियो उपकरण समर्थन खण्ड।
  •  बाट संयुक्त र थप जानकारी Altera Arria 10 अद्वितीय चिप आईडी आईपी कोर प्रयोगकर्ता गाइड र Stratix 10 अद्वितीय चिप आईडी आईपी कोर प्रयोगकर्ता गाइड.
  • Intel मा पुन: ब्रान्ड गरियो।
  • अद्यावधिक गरियो कार्यात्मक विवरण.
  • Intel Cyclone 10 GX उपकरण समर्थन थपियो।
मे १९४२ 2016.05.02
  •  मानक IP कोर जानकारी हटाइयो र क्वार्टस प्राइम ह्यान्डबुकमा लिङ्क थपियो।
  • Arria 10 उपकरण समर्थन बारे अद्यावधिक नोट।
सेप्टेम्बर, २०२२ 2014.09.02 • "Altera Unique Chip ID" IP कोरको नयाँ नाम प्रतिबिम्बित गर्न कागजातको शीर्षक अद्यावधिक गरियो।
मिति संस्करण परिवर्तनहरू
अगस्ट, 2014 2014.08.18
  • लेगेसी प्यारामिटर सम्पादकका लागि परिमितिकरण चरणहरू अद्यावधिक गरियो।
  • यो IP कोरले Arria 10 डिजाइनहरूलाई समर्थन गर्दैन भन्ने नोट थपियो।
जुन, २०२० 2014.06.30
  • IP क्याटलगको साथ मेगाविजार्ड प्लग-इन प्रबन्धक जानकारी प्रतिस्थापन गरियो।
  • IP कोर अपग्रेड गर्ने बारे मानक जानकारी थपियो।
  • मानक स्थापना र इजाजतपत्र जानकारी थपियो।
  • पुरानो उपकरण समर्थन स्तर जानकारी हटाइयो। आईपी ​​कोर उपकरण समर्थन अब आईपी क्याटलग र प्यारामिटर सम्पादकमा उपलब्ध छ।
सेप्टेम्बर, २०२२ 2013.09.20 "एउटा FPGA यन्त्रको चिप आईडी प्राप्त गर्दै" लाई "FPGA उपकरणको अद्वितीय चिप ID प्राप्त गर्दै" लाई पुन: शब्दमा अद्यावधिक गरियो।
मे, २०१३ 1.0 प्रारम्भिक रिलीज।

प्रतिक्रिया पठाउनुहोस्

कागजातहरू / स्रोतहरू

इंटेल चिप आईडी FPGA आईपी कोर [pdf] प्रयोगकर्ता गाइड
चिप आईडी एफपीजीए आईपी कोर, चिप आईडी, एफपीजीए आईपी कोर, आईपी कोर

सन्दर्भहरू

सम्बन्धित पोस्टहरू

एक टिप्पणी छोड्नुहोस्

तपाईंको इमेल ठेगाना प्रकाशित गरिने छैन। आवश्यक क्षेत्रहरू चिन्ह लगाइएका छन् *